| 主权项 |
1.一种于晶粒(402)之上制造积体电路(404)之方法,该晶粒会构成晶圆(401)的可分离部分,该晶圆包含复数个以切割线(403)相互分离的晶粒(402),包括于至少一条切割线(403)之上提供金属图样(407)的步骤,以形成包含至少一通讯滙流排电路(405)的通讯滙流排,该通讯滙流排电路系积体电路(404)的一部份,该步骤之后则是根据预设的测试方法测试该积体电路(404)的步骤,该测试方法会使用通讯滙流排电路(405)与该积体电路(404)进行通讯,该步骤之后则是将晶粒(402)从晶圆(401)中分离的步骤,其特征为,该通讯滙流排电路(405)的具现方式既可在晶圆测试模式中进行通讯,亦可在功能模式中进行通讯,在积体电路(404)的测试期间,该通讯滙流排电路是在晶圆测试模式中进行通讯。2.如申请专利范围第1项之方法,其特征为,该方法可用以制造包含固态影像感测器的积体电路(1001),该感测器具有一影像拾取区段(1002)。3.如申请专利范围第1项之方法,其特征为,该方法可用以制造包含CMOS影像感测器的积体电路(1001)。4.如申请专利范围第1项之方法,其特征为,当使用于该测试方法中的时候,该通讯滙流排系以序列模式进行通讯。5.如申请专利范围第1项之方法,其特征为,当使用于该测试方法中的时候,该通讯滙流排系依照I2C标准进行通讯。6.如申请专利范围第2项之方法,其特征为,该测试方法会测试由下列各区段组成之群中的至少一个区段:积体电路(1001)中的影像拾取区段(1002)、类比区段(1003)及数位区段(1004)。7.一种具备通讯滙流排电路(405)且位于晶粒(401)上之积体电路(404),在该积体电路(404)制造期间,该晶粒系晶圆(401)的可分离部分,而该晶圆(401)则包含数个以切割线(403)相互分离的晶粒(402),在至少一条切割线(403)之上则会形成用以构成包含该通讯滙流排电路(405)之通讯滙流排的金属图样(407),其特征为,该通讯滙流排电路(405)的设计既可在至少部分之制造期间于晶圆测试模式中进行通讯,亦可在正常作业期间于功能模式中进行通讯。8.如申请专利范围第7项之积体电路(404),其特征为,该积体电路(404)包含具有影像拾取区段(1002)之固态影像感测器。9.如申请专利范围第7项之积体电路(404),其特征为,该积体电路(404)包含CMOS影像感测器。10.如申请专利范围第7项之积体电路(404),其特征为,该通讯滙流排(405)系设计成以序列模式进行通讯。11.如申请专利范围第7项之积体电路(404),其特征为,该通讯滙流排(405)系设计成依照I2C标准进行通讯。12.如申请专利范围第7项之积体电路(404),其配备I/O端子用以与位于晶粒(402)外面的电路建立导电连接,其特征为,所有的I/O端子都系位于该晶粒(402)的其中一个边缘附近。13.一种晶圆(401),其包含晶粒(402)、实现于至少一晶粒之上的积体电路(404)以及进一步包括至少一条具有金属图样(407)的切割线(403),其特征为,该金属图样(407)系设计成构成一通讯滙流排,该滙流排包含构成该积体电路(404)一部份的至少一个通讯滙流排电路,而且该通讯滙流排电路的设计既可于晶圆测试模式中进行通讯,亦可于功能模式中进行通讯。14.如申请专利范围第13项之晶圆(401),其特征为,该晶圆(401)具备分离的测试垫(703.704.802.803),用以在位于切割线(403)中的金属图样(407)与晶圆测试器之间形成导电晶体连接。15.一种包含一第一积体电路及一第二积体电路之系统,两者皆具有通讯滙流排电路,该通讯滙流排电路会互相连接形成一通讯滙流排,其特征为,该第一积体电路系如申请专利范围第7.8.9.10.11或12项之积体电路。图式简单说明:图1所示的系根据目前技艺之制造积体电路的方法示意图;图2所示的系根据目前技艺之制造积体电路的方法的进一步示意图;图3所示的系根据目前技艺之制造积体电路的方法的部分详细示意图;图4所示的系使用于制造积体电路的方法中的晶圆具体实施例示意图;图5所示的系包含构成通讯滙流排一部份之通讯滙流排电路的积体电路的具体实施例示意图;图6所示的系使用于制造积体电路的方法中的晶圆之进一步具体实施例示意图;图7所示的系使用于制造积体电路的方法中的晶圆之进一步具体实施例示意图;图8所示的系使用于制造积体电路的方法中的晶圆之进一步具体实施例示意图;图9所示的系使用于制造积体电路的方法中的晶圆之进一步具体实施例示意图;图10所示的系具备固态影像感测器之积体电路的具体实施例示意图;图11所示的系照相机系统之具体实施例示意图。 |
