| 摘要 |
<p>Die Erfindung betrifft ein Mehrprozessorsystem, welches Speicherelemente (M) , Ein/Ausgabeeinheiten (I/O) und ein zentrales Bussystem (CB) umfasst, und wobei die Ein/Ausgabeeinheiten mittels Direct Memory Access über das zentrale Bussystem auf die Speicherelemente zugreifen, bei dem ein Busbeobachtungs-Element (BS) vorgesehen ist und bei dem das Busbeobachtungselement(BS) bei einem Schreib/Lese -Zugriff einer Ein/Ausgabeeinheit auf ein Speicherelement über das zentrale Bussystem die von der Ein/Ausgabeeinheit generierten Speicheradressen überwacht und auswertet und anhand dieser Adressen Interrupts an einzelne Prozessoren generiert. Damit kann die Rechenleistung bei der parallelen Bearbeitung von Aufgaben erhöht werden.</p> |
