| 主权项 |
1.一种记忆体读写动作仲裁装置,耦接至一CPU及一记忆体,用以仲裁该CPU发出之复数个读取要求以及复数个写入要求至该记忆体,该记忆体读写动作仲裁装置至少包括:一写入伫列,用以置放该些写入要求;一比较器,耦接于该CPU及该写入伫列之间,用以处理每一该写入要求与其前一笔写入要求之位址比较,并将一比较结果连同每一该写入要求送至该写入伫列;一读取伫列,用以置放该些读取要求;以及一仲裁器(arbiter),分别耦接至该写入伫列及该读取伫列,当该仲裁器正在执行该些写入要求其中之一时,而下一笔写入要求之该比较结果为同一记忆区块但不同记忆页(off-page),且该读取伫列亦有至少一读取要求待处理时,该仲裁器将优先执行该至少一读取要求。2.如申请专利范围第1项所述之记忆体读写动作仲裁装置,其中该记忆体系为一动态随机存取记忆体(DRAM)。3.如申请专利范围第1项所述之记忆体读写动作仲裁装置,其中该读取伫列系为一先进先出读取伫列。4.如申请专利范围第1项所述之记忆体读写动作仲裁装置,其中该写入伫列系为一先进先出写入伫列。5.一种记忆体读写动作仲裁装置,耦接至一CPU及一记忆体,用以仲裁该CPU发出之复数个读取要求以及复数个写入要求至该记忆体,该记忆体读写动作仲裁装置至少包括:一比较器,耦接于该CPU,用以处理每一该写入要求与其前一笔写入要求之位址比较;以及一仲裁器(arbiter),当该仲裁器正在执行该些写入要求其中之一时,而下一笔写入要求之该比较结果为同一记忆区块但不同记忆页(off-page),且至少一读取要求待处理时,该仲裁器将优先执行该至少一读取要求。6.如申请专利范围第5项所述之记忆体读写动作仲裁装置,其中该记忆体系为一动态随机存取记忆体。7.如申请专利范围第5项所述之记忆体读写动作仲裁装置更包括:一写入伫列,耦接于该CPU与该仲裁器之间,用以置放该些写入要求以及比较结果;以及一读取伫列,耦接于该CPU与该仲裁器之间,用以置放该些读取要求。8.如申请专利范围第7项所述之记忆体读写动作仲裁装置,其中该写入伫列系为一先进先出写入伫列。9.如申请专利范围第7项所述之记忆体读写动作仲裁装置,其中该读取伫列系为一先进先出读取伫列。10.一种记忆体读写动作仲裁方法,包括下列步骤:将一写入要求与其前一笔写入要求进行位址的比较,并产生该写入要求之一比较结果;以及当连续仲裁二笔写入要求时,第二笔写入要求的该比较结果为同一记忆区块但不同记忆页,且至少一读取要求待处理时,该仲裁器优先执行该至少一读取要求。11.如申请专利范围第10项所述之记忆体读写动作仲裁方法,其中该记忆体系为一动态随机存取记忆体。12.一种记忆体读写动作仲裁方法,包括下列步骤:处理一写入要求与其前一笔写入要求的位址比较,并产生该写入要求相对应之一比较结果;将该写入要求与该写入要求相对应之该比较结果储存于一写入伫列;以及当执行该写入伫列连续的二笔写入要求时,在第二笔写入要求相对应的该比较结果为同一记忆区块但不同记忆页,且至少一读取要求待处理时,该仲裁器优先执行该至少一读取要求。13.如申请专利范围第12项所述之记忆体读写动作仲裁方法,其中该写入伫列系为一先进先出写入伫列。14.如申请专利范围第12项所述之记忆体读写动作仲裁方法,其中位址的比较系透过一比较器来达成。15.如申请专利范围第12项所述之记忆体读写动作仲裁方法,其中该记忆体系为一动态随机存取记忆体。图式简单说明:第一图 系习知仲裁装置之架构图。第二图 系习知仲裁装置之动作流程图。第三图A、B、C 针对各种记忆区块与记忆页的情况而控制线上的动作绘示。第四图 系本仲裁装置发明之架构图。第五图 系本发明之动作流程图。 |
