| 发明名称 | 半导体集成电路装置 | ||
| 摘要 | 本发明提供一种半导体集成电路装置，通过使层间绝缘膜的第1布线层的布线间隔密集，使层间绝缘膜中的第1布线层总量增加，而减少成为挠曲原因的硬度低的层间绝缘膜总量。结果，例如在设置在层间绝缘膜上的保护膜中不作用该层间绝缘膜的挠曲引起的应力(负荷等)，所以在该保护膜中不产生裂纹。因此，能防止所述保护膜的裂纹等引起的在第2布线层上的断线等的问题，由此实现高可靠性的半导体集成电路装置。 | ||
| 申请公布号 | CN1452243A | 申请公布日期 | 2003.10.29 |
| 申请号 | CN03122533.0 | 申请日期 | 2003.04.18 |
| 申请人 | 夏普株式会社 | 发明人 | 铃木岳洋 |
| 分类号 | H01L23/50;H01L23/52;H01L21/28;H01L21/768;H01L21/60 | 主分类号 | H01L23/50 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1.一种半导体集成电路装置(21)，包括：并列配置有多条与工作区域电连接的布线的第1布线层(1)；形成在覆盖第1布线层(1)的层间绝缘膜(2)上的第2布线层(3)；形成在第2布线层(3)上，并且至少一部分与工作区域重叠的用于与外部电连接的突起电极(7)；其特征在于：把所述突起电极(7)正下方区域的所述布线间隔设定为，能够防止在突起电极(7)上连接外部连接端子时发生的负荷所引起的所述层间绝缘膜(2)的挠曲的间隔。 | ||
| 地址 | 日本大阪府 | ||