| 发明名称 |
Integrierter Halbleiter-Schaltkreis mit einer verminderten Zeitdifferenz und Layout-Verfahren bei der Konstruktion eines integrierten Halbleiter-Schaltkreises |
| 摘要 |
|
| 申请公布号 |
DE10102141(C2) |
申请公布日期 |
2003.10.23 |
| 申请号 |
DE20011002141 |
申请日期 |
2001.01.18 |
| 申请人 |
NEC ELECTRONICS CORP., KAWASAKI |
发明人 |
KATO, AKITOSHI |
| 分类号 |
G06F1/10;G06F17/50;H01L21/82;H01L21/822;H01L27/04;(IPC1-7):H03K5/153;G11C7/22;H01L23/58 |
主分类号 |
G06F1/10 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
