| 主权项 |
1.一种缩小微波电路尺寸之方法,系包括下述步骤:决定一个有效介电常数之预估値;依此有效介电常数之预估値及所使用之工作频率而决定一个缩小化之微波电路之尺寸;依所决定之尺寸,制作该微波电路;以及,对该微波电路施以提高其介电质之有效介电常数至上述预估値之手段者。2.如申请专利范围第1项所述之缩小微波电路尺寸之方法,其提高介电质之有效介电常数之手段,可为于微波电路完成后再于其线路层上制设高介电値材料于全部传输线或部份传输线者。3.如申请专利范围第2项所述之缩小微波电路尺寸之方法,其制设高介电値材料之方式可为印刷或涂布。4.如申请专利范围第2项所述之缩小微波电路尺寸之方法,其所述之高介电値材料可为于树脂中掺入陶瓷粉末者。5.如申请专利范围第2或4项所述之缩小微波电路尺寸之方法,其所述之高介电値材料的介电常数至少于不小于5。6.如申请专利范围第2项所述之缩小微波电路尺寸之方法,其可再于高介电値材料之上制设一足以涵盖住线路层之传输线之导电层者。7.如申请专利范围第6项所述之缩小微波电路尺寸之方法,其制设导电层之方式可为印刷或涂布。8.如申请专利范围第6项所述之缩小微波电路尺寸之方法,其所述之导电层最好与金属接地层为电性连接者。9.如申请专利范围第6项所述之缩小微波电路尺寸之方法,其所述之导电层可为金属膏或是高导电的高分子材料构成者。10.如申请专利范围第1项所述之缩小微波电路尺寸之方法,其提高介电质之有效介电常数之手段,可为于微波电路制作之前,先利用高介电値材料制作一具高介电値之介电基板,再以该介电基板制作微波电路者。11.如申请专利范围第10项所述之缩小微波电路尺寸之方法,其高介电値之介电基板可为树脂与陶瓷粉末之组成者。12.如申请专利范围第10项所述之缩小微波电路尺寸之方法,其高介电値之介电基板的介电常数至少不小于5。13.一种印刷电路板,其系于一介电基板之一侧面制设金属接地层、及于另侧视欲制作何种微波电路而制设相对应之线路层,再于该线路层上全部或部份地制设一层高介电値材料,藉以构成由下至上为金属接地层、介电基板、线路层、高介电値材料层之印刷电路板者。14.如申请专利范围第13项所述之印刷电路板,其可与其它电路基板叠合,再以铜穿孔连接各层间线路而构成一多层印刷电路板者。15.如申请专利范围第13项所述之印刷电路板,其所述之高介电値材料上可再制设一层足以涵盖住线路层之传输线之导电层者,藉以构成由下至上为金属接地层、介电基板、线路层、高介电値材料层、导电层之印刷电路板者。16.如申请专利范围第15项所述之印刷电路板,其可与其它电路基板叠合,再以铜穿孔连接各层间线路而构成一多层印刷电路板者。17.如申请专利范围第15项所述之印刷电路板,其可利用部份铜穿孔以直接或间接地连接导电层与金属接地层者。18.如申请专利范围第13项所述之印刷电路板,其所述之高介电値材料可为于树脂中掺入陶瓷粉末者。19.如申请专利范围第13或18项所述之印刷电路板,其高介电値材料的介电常数至少于不小于5。20.如申请专利范围第15项所述之印刷电路板,其导电层可为金属膏或是高导电的高分子材料构成者。21.一种印刷电路板,其系利用高介电値材料制作一介电基板,再于该介电基板之一侧面制设金属接地层、及于另侧视欲制作何种微波电路而制设相对应之线路层,藉以构成由下至上为金属接地层、高介电値之介电基板、线路层之印刷电路板者。22.如申请专利范围第21项所述之印刷电路板,其可与其它电路基板叠合,再以铜穿孔连接各层间线路而构成一多层印刷电路板者。23.如申请专利范围第21项所述之印刷电路板,其高介电値之介电基板可为树脂与陶瓷粉末之组成者。24.如申请专利范围第21或23项所述之印刷电路板,其高介电値之介电基板的介电常数至少于不小于5。图式简单说明:第一图,系一种Branch-Line耦合器。第二图,系一种Hybrid-Ring耦合器。第三图,系揭示一种Quarter-Wave滤波器。第四至八图,显示较小尺寸之枝干耦合器涂布高介电値材料的情形。第九图,显示本发明于高介电値材料上再制设一层导电层。第十至十五图,显示数个本发明于多层电路板之数个应用例。 |
