| 主权项 |
1.一种供一液晶显示器用之薄膜电晶体阵列面板制造方法,包含以下步骤:利用一第一光石版印刷过程以形成一闸线路于一绝缘基材上;利用一第二光石版印刷过程以形成一包括一闸绝缘层、一半导体层、一欧姆接触层及一资料导体层之四重层于基材及闸线路上;利用一第三光石版印刷过程以形成一导电图型于资料导体层上;将导电图型未覆盖之资料导体层部分蚀除以形成一资料线路;将资料线路未覆盖之欧姆接触层蚀除;及利用一第四光石版印刷过程以形成一钝化层图型于导电图型上。2.如申请专利范围第1项之方法,其中:闸线路包括延伸于一第一方向之复数闸线、做为闸线支线之闸极、及连接于各闸线一端且自一外部电路接收扫描讯号之闸垫块;四重层具有第一接触孔以曝现各闸垫块;及钝化层具有第二接触孔以曝现各第一接触孔。3.如申请专利范围第1项之方法,其中:闸线路包括延伸于一第一方向之复数闸线、做为闸线支线之闸极、及连接于各闸线一端且自一外部电路接收扫描讯号之闸垫块;四重层具有第一接触孔以曝现各闸垫块;导电图型包括第一导电图型,系通过第一接触孔以连接于闸垫块;及钝化层具有第二接触孔以曝现各第一导电图型。4.如申请专利范围第1项之方法,其中:闸线路包括延伸于一第一方向之复数闸线、做为闸线支线之闸极、及连接于各闸线一端且自一外部电路接收扫描讯号之闸垫块;资料线路包括延伸于第二方向以相交于闸线之复数资料线、连接于各资料线一端且自一外部电路接收一影像讯号之资料垫块、连接资料线且邻近于闸极之源极、及相关于闸极而位于源极相对立侧之汲极;导电图型包括复数第一导电图型,系形成于资料线、源极及资料垫块上,第二导电图型,系形成于汲极及像素极上,而像素极连接于第二导电图型且形成于由闸线及资料线围起之区域中;及钝化层具有第一开孔以曝现像素极及第二开孔以曝现资料垫块上之第一导电图型。5.如申请专利范围第4项之方法,其中钝化层具有第三开孔以曝现相邻二资料线之间之半导体层部分,及进一步包含蚀除半导体层曝现部分以利分离二资料线下方半导体层之步骤。6.如申请专利范围第5项之方法,其中像素极系重叠于前一闸线,且介置于像素极与闸线之间之半导体层部分系隔离于半导体层其他部分。7.如申请专利范围第5项之方法,其中闸绝缘层包括形成于闸垫块之间及资料垫块之间之第一部分,钝化层具有第四开孔以曝现闸绝缘层之第一部分,及位于闸绝缘层第一部分上之半导体层部分系去除,以利分离闸垫块及资料垫块下方之半导体层部分。8.如申请专利范围第5项之方法,其中钝化层覆盖像素极边缘。9.如申请专利范围第5项之方法,其中第一开孔曝现像素极边缘。10.如申请专利范围第5项之方法,其中一重叠于像素极之贮存线路系形成于基材上,四重层即形成于贮存线路上,且介置于贮存线路及像素极之间之半导体层部分系隔离于半导体层之其他部分。11.如申请专利范围第5项之方法,其中钝化层具有复数槽沟以曝现第一导电图型及像素极之间与相邻像素极之间之半导体层附近,及进一步包含蚀除透过槽沟之曝现半导体层之步骤。12.如申请专利范围第11项之方法,其中闸线包括二主线及连接于二主线之支线,及像素极系重叠于闸线之一部分。13.如申请专利范围第11项之方法,其中源极具有一凹入部分及汲极之一端部系位于凹入部分中。14.如申请专利范围第1项之方法,其中导电图型系由一透明导体制成。15.如申请专利范围第14项之方法,其中导电图型系由铟锡氧化物制成。16.如申请专利范围第1项之方法,其中四重层之形成步骤包含以下子步骤:涂覆一光致抗蚀层于资料导体层上;利用曝光及显影将光致抗蚀层制出一厚度依位置而变化之图型;沿光致抗蚀层图型蚀刻四重层以曝现闸垫块,形成一资料线路且其源极与汲极相互连接,及曝现资料线路之间之闸绝缘层部分。17.如申请专利范围第16项之方法,其中第一部分即光致抗蚀层之最薄部分,系形成于闸垫块上,第二部分即最厚部分,系形成于其源极与汲极相互连接之资料线路上,及第三部分即较厚于第一部分且较薄于第二部分者,系形成于第二部分之间。18.如申请专利范围第16项之方法,其中光致抗蚀层之曝光系利用一光罩进行,光罩包括至少三部分且其传输率互不相同。19.如申请专利范围第18项之方法,其中闸绝缘层之一部分系利用第二光石版印刷过程而去除,以曝现闸线路之末端。20.如申请专利范围第19项之方法,其中导电图型包括接触于闸线路曝现端之第一导电图型。21.如申请专利范围第20项之方法,其中曝现第一导体图型之接触孔系利用第四光石版印刷过程而形成于钝化层中。22.一种供液晶显示器用之薄膜电晶体阵列面板,包含:一闸线路,形成于一绝缘基材上,且包括延伸于一第一方向之复数闸线、连接于闸线之闸极、及连接于闸线一端之闸垫块;一闸绝缘层,具有接触孔以曝现闸垫块且以阵列形状形成于闸线路及基材上;一半导体层,形成于闸绝缘层上;一资料线路,形成于半导体层上,且包括延伸于一第二方向以相交于闸线之复数资料线、邻近于闸极之源极、分离于资料线及源极且相关于闸极而位于源极相对立侧之汲极、及连接于资料线一端之资料垫块;一导电图型,包括形成于源极及资料线上之复数第一图型、形成于汲极上之第二图型、形成于资料垫块上之第三图型、及连接于第二图型之像素极;及一钝化层,形成于导电图型、半导体图型及基材上,且具有复数第一开孔以曝现像素极、第二开孔以曝现二相邻资料线之间之闸绝缘层、第三开孔位于闸垫块上、及第四开孔以曝现第三图型;其中资料线路仅形成于导电图型及半导体层之间,半导体层形成于整个闸绝缘层上,但是第二开孔下方之部分除外,及二相邻资料线下方之半导体层部分系相互分离。23.如申请专利范围第22项之薄膜电晶体阵列面板,进一步包含一接触层形成于半导体层及资料线路之间,以具有相同于资料线路者之配置,及减少半导体层及资料线路之间之接触电路。24.如申请专利范围第23项之薄膜电晶体阵列面板,其中导电图型进一步包括一第四图形经由接触孔以连接于闸垫块,及第三开孔曝现第四图型。25.如申请专利范围第23项之薄膜电晶体阵列面板,其中像素极系重叠于相邻之闸线,且夹置于像素极及闸线之间之半导体层部分系隔离于其他部分。26.如申请专利范围第23项之薄膜电晶体阵列面板,其中闸绝缘层包括一第一部分形成于二闸垫块及二资料垫块之间,钝化层具有第五开孔以曝现闸绝缘层之第一部分,及半导体层并未形成于第五开孔下方。27.如申请专利范围第23项之薄膜电晶体阵列面板,其中钝化层覆盖像素极边缘。28.如申请专利范围第23项之薄膜电晶体阵列面板,其中第一开孔曝现像素极边缘。29.如申请专利范围第28项之薄膜电晶体阵列面板,进一步包括一贮存线路形成于基材上、重叠于像素极、及由闸绝缘层覆盖,其中夹置于贮存线路及像素极之间之半导体层部分系隔离于其他部分。30.如申请专利范围第28项之薄膜电晶体阵列面板,其中导电图型系由铟锡氧化物制成。31.一种一薄膜电晶体阵列面板之制造方法,包含以下步骤:利用一第一光石版印刷过程以形成一包括复数闸线及闸垫块之闸线路;积置一第一绝缘层、一半导体层、一欧姆接触层及一金属层于闸线路上;利用一第二光石版印刷过程以形成一金属层图型、一欧姆接触层图型、一半导体层图型及一第一绝缘层图型,诸层具有阵列形状配置且重叠于闸线路,但是闸垫块除外;积置一透明之导体层;利用一第三光石版印刷过程以形成一透明之导体图型,包括一像素极、复数冗余资料线、冗余源极、冗余汲极、冗余资料垫块及冗余闸垫块;蚀除未由透明导体图型覆盖之金属层部分且去除其下方之欧姆接触层;积置一第二绝缘层;形成一钝化层图型,其具有开孔以分别曝现闸垫块、资料垫块、像素极及连接于相邻资料线之半导体层部分;蚀除透过开孔而曝现之半导体层部分。32.如申请专利范围第31项之方法,进一步包括在半导体层曝现部分之蚀除步骤后,半导体曝现部分下方之第一绝缘层之蚀除步骤。33.一种薄膜电晶体之制造方法,包含以下步骤:利用一第一光石版印刷过程以形成一包括复数闸线及闸垫块之闸线路;积置一第一绝缘层、一半导体层、一欧姆接触层及一金属层于闸线路上;将金属层、欧姆接触层、半导体层及第一绝缘层制出图型,以形成一金属层图型、一欧姆接触层图型及一半导体层图型,诸层至少在闸线路上分离成二件,及一第一绝缘层图型覆盖于闸线路,但是闸垫块除外;积置一透明之导体层;利用一第三光石版印刷过程以形成一透明导体层图型;蚀除未由透明导体层图型覆盖之金属层部分及下方欧姆接触层,以形成一包括复数资料垫块、源极及汲极及下方欧姆接触层图型之资料线路;积置一第二绝缘层;及利用一第四光石版印刷过程以形成一钝化层图型,其至少具有接触孔以曝现闸垫块及资料垫块。34.如申请专利范围第33项之方法,其中第二光石版印刷过程包含以下子步骤:涂覆一光致抗蚀层于金属层上;利用曝光及显影以形成一光致抗蚀层图型,其具有至少三部分且其厚度互为不同;及沿光致抗蚀层蚀除金属层、欧姆接触层、半导体层及第一绝缘层,以去除第一部分,即光致抗蚀层图型之最薄部分,及沿较厚于第一部分之第三部分以蚀除金属层、欧姆接触层、半导体层及下方之第一绝缘层,及蚀除金属层、欧姆接触层及下方之半导体层,但是不去除第二部分下方由第二部分防护之诸层,第二部分即最厚部分。35.如申请专利范围第34项之方法,其中光致抗蚀层之曝光系利用一光罩进行,光罩包括至少三部分且其传输率互不相同。36.如申请专利范围第35项之方法,其中光罩具有较小于步进器解析度之长缝,或利用传输率互不相同之至少二材料形成。37.如申请专利范围第36项之方法,其中光罩系分为一第一光罩以形成闸垫块及一第二光罩以形成其他处,且第一光罩之传输率不同于第二光罩者。38.如申请专利范围第34项之方法,其中光致抗蚀层图型之第一部分系位于闸垫块上。39.如申请专利范围第38项之方法,其中沿光致抗蚀层图型之金属层、欧姆接触层及第一绝缘层蚀除步骤包含以下子步骤:利用第二、三部分做为一蚀刻停止件而蚀除光致抗蚀层图型下方之金属层、欧姆接触层、半导体层及第一绝缘层;利用灰化过程去除光致抗蚀层之第二部分,以曝现下方之金属层;及利用光致抗蚀层之第三部分做为一蚀刻停止件而蚀除金属层、欧姆接触层及下方半导体层之曝现部分。40.如申请专利范围第33项之方法,其中半导体层系由非晶矽制成。41.如申请专利范围第33项之方法,其中第二绝缘层系由一光定义材料制成。42.一种供一液晶显示器用之薄膜由晶体阵列面板制造方法,包含以下步骤:形成一闸线路,其包括复数闸线及连接于闸线之复数闸垫块设于一具有一显示区及一周边区之基材上,闸线大致位于显示区内及闸垫块大致位于周边区内;依序积置一闸绝缘层、一半导体层、一欧姆接触层及一导体层于闸线路上;涂覆一光致抗蚀层于金属层上;利用曝光及显影以形成一光致抗蚀层图型,其厚度系依位置而改变;利用一光石版印刷过程而将金属层、欧姆接触层、半导体层及闸绝缘层一次制出图型,以形成一金属层图型、一第一欧姆接触层图型及一半导体层图型,且曝现闸垫块;积置一导体层;利用一光石版印刷过程以形成一导体层图型,其包括复数像素极以覆盖部分金属层,及复数分离导体层图型以覆盖其他部分金属层且相关于闸极而位于像素极之相对立侧;去除像素极及分离导体层图型之间之金属层部分及下方欧姆接触层,以形成一资料线路,包括复数资料线、资料垫块、源极及汲极,及下方之第二欧姆接触层图型;及形成一钝化层。43.如申请专利范围第42项之方法,其中光致抗蚀层图型系仅形成于显示区内或金属层图型上,光致抗蚀层图型在金属层图型上系较厚于在显示区之其他处上,及金属层、欧姆接触层、半导体层及闸绝缘层之一次制出图型步骤包含以下子步骤:去除周边区中之金属层曝现部分以曝现欧姆接触层;利用一可以一次蚀除光致抗蚀层、欧姆接触层及半导体层之蚀刻方法,去除显示区中之较薄光致抗蚀层,以曝现下方之金属层;去除显示区中之金属层曝现部分以曝现欧姆接触层;及利用一可以一次蚀除欧姆接触层、半导体层及闸绝缘层之蚀刻方法,蚀除欧姆接触层、半导体层及闸绝缘层,以曝现周边区中之闸垫块且去除下方欧姆接触层及半导体层之曝现部分。44.如申请专利范围第42项之方法,其中钝化层具有开孔以曝现像素极。45.如申请专利范围第44项之方法,其中导体层图型包括复数冗余资料线以覆盖资料线、冗余资料垫块以覆盖资料垫块及冗余闸垫块以覆盖闸垫块。46.如申请专利范围第45项之方法,其中钝化层具有开孔以曝现冗余闸垫块及冗余资料垫块。47.如申请专利范围第42项之方法,进一步包括共同线路之形成步骤,共同线路包括复数共同电极,可与像素极在基材上产生电场。48.一种供一液晶显示器用之薄膜电晶体阵列面板制造方法,包含以下步骤:形成一包括复数闸线、连接于闸线之闸极的闸线路及一包括复数共同电极之共同线路于一绝缘基材上;形成一闸绝缘层图型以覆盖闸线路及共同线路;形成一半导体层图型于闸绝缘层上;形成一欧姆接触层图型于半导体图型上;形成一资料线路于欧姆接触层图型上,包括复数资料线、连接于资料线之源极、分离于源极之汲极;形成一钝化层图型以覆盖资料线路,但是一部分汲极除外;及形成复数像素极,系连接于汲极且与共同电极产生电场;其中源极与汲极之分离系藉由使用一光致抗蚀层图型之光石版印刷过程进行,且光致抗蚀层图型包括一第一部分位于源极及汲极之间,一第二部分较第一部分厚及一第三部分较第一部分薄。49.如申请专利范围第48项之方法,其中资料线路、欧姆接触层及半导体层系利用一光罩形成。50.如申请专利范围第49项之方法,其中闸绝缘层、半导体图型、欧姆接触层图型及资料线路之形成步骤包含以下子步骤:积置闸绝缘层、半导体层、欧姆接触层及金属层;涂覆一光致抗蚀层于金属层上;经由光罩以曝光光致抗蚀层;将光致抗蚀层显影以形成光致抗蚀层图型,其第二部分系位于资料线路上;蚀除第三部分下方之金属层、欧姆接触层及半导体层部分、沿着部分金属层及下方欧姆接触层之第二部分、及第二部分之某些厚度,以形成资料线路、欧姆接触层图型及半导体图型;及去除光致抗蚀层图型。51.如申请专利范围第50项之方法,其中资料线路、欧姆接触层图型及半导体层图型之形成步骤包含以下子步骤:利用湿式或乾式蚀刻蚀除第三部分下方之金属层部分,以曝现欧姆接触层;沿着第一部分以乾式蚀除第三部分下方之欧姆接触层及下方半导体层,以沿着完成之半导体图型曝现第三部分下方之闸绝缘层及第一部分下方之金属层;及蚀除第一部分下方之金属层部分及下方欧姆接触层,以完成资料线路及欧姆接触层图型。图式简单说明:图1系基材经区隔以制造本发明实例用于一LCD之TFT面板平面图。图2系本发明实例供一LCD用之TFT面板配置图。图3系本发明第一实例供一LCD用之TFT面板配置图,且为主要包括图2所示像素与垫块之一部分放大图。图4.5分别系沿图3之IV-IV'及V-V'线所取之截面图。图6A系本发明第一实例第一制造步骤中之TFT面板配置图。图6B、6C分别系沿图6A之VIB-VIB'及VIC-VIC'线所取之截面图。图7A系图6A至6C后续制造步骤中之TFT面板配置图。图7B、7C系分别沿图7A之VIIB-VIIB'及VIIC-VIIC'线所取之截面图。图8A系图7A至7C后续制造步骤中之TFT面板配置图。图8B、8C系分别沿图8A之VIIIB-VIIIB'及VIIIC-VIIIC'线所取之截面图。图9系本发明第二实例供一LCD之TFT面板配置图,且为主要包括图2所示像素与垫块之一部分放大图。图10.11系分别沿图9之X-X'及XI-XI'线所取之截面图。图12A系本发明第二实例第一制造步骤中之TFT面板配置图。图12B系沿图12A之XIIB-XIIB'线所取之截面图。图13A系图12A、12B后续制造步骤中之TFT面板配置图。图13B系沿图13A之XIIIB-XIIIB'线所取之截面图。图14系本发明第三实例供一LCD用之TFT面板配置图,且为主要包括图2所示像素与垫块之一部分放大图。图15系沿图14之XV-XV'线所取之截面图。图16系本发明第四实例供一LCD用之TFT面板配置图,且为主要包括图2所示像素与垫块之一部分放大图。图17.18系分别沿图16之XVII-XVII'及XVIII-XVIII'线所取之截面图。图19系本发明第五实例供一LCD用之TFT面板配置图,且为主要包括图2所示像素与垫块之一部分放大图。图20系沿图19之XX-XX'线所取之截面图。图21系本发明第六实例供一LCD用之TFT面板配置图,且为主要包括图2所示像素与垫块之一部分放大图。图22系沿图21之XXII-XXII'线所取之截面图。图23A系本发明第六实例第一制造步骤中之TFT面板配置图。图23B系沿图23A之XXIIIB-XXIIIB'线所取之截面图。图24A系图23A至23B后续制造步骤中之TFT面板配置图。图24B系沿图24A之XXIVB-XXIVB'线所取之截面图。图25A、25B、26A、26B、27系分别为图24A至24B所示制造步骤中使用之光罩截面图。图28系沿图24A之XXIVB-XXIVB'线所取,在图24B后续制造步骤中之截面图。图29A系图28后续制造步骤中之TFT面板配置图。图29B系沿图29A之XXIXB-XXIXB'线所取之截面图。图30系本发明第七实例供一LCD用之TFT面板配置图。图31.32系分别沿图30之XXXI-XXXI'及XXXII-XXXII'线所取之截面图。图33A系本发明第七实例第一制造步骤中之TFT面板配置图。图33B、33C系分别沿图33A之XXXIIIB-XXXIIIB'及XXXIIIC-XXXIIIC'线所取之截面图。图34A系图33A至33C后续制造步骤中之TFT面板配置图。图34B、34C系分别沿图34A之XXXIVB-XXXIVB'及XXXIVC-XXXIVC'线所取之截面图。图35A系图34A至34C后续制造步骤中之TFT面板配置图。图35B、35C系分别沿图35A之XXXVB-XXXVB'及XXXVC-XXXVC'线所取之截面图。图36系本发明第八实例供一LCD用之TFT面板配置图。图37.38系分别沿图36之XXXVII-XXXVII'及XXXVIII-XXXVIII'线所取之截面图。图39A系本发明第九实例第一制造步骤中之TFT面板配置图。图39B、39C系分别沿图39A之XXXIXB-XXXIX属及XXXIXC-XXXIXC'线所取之截面图。图40A及图39A至39C后续制造步骤中之TFT面板配置图。图40B、40C系分别沿图40A之XLB-XLB'及XLC-XLC'线所取之截面图。图41A系图40A至40C后续制造步骤中之TFT面板配置图。图41B、41C系分别沿图41A之XLIB-XLIB'及XLIC-XLIC'线所取之截面图。 |
