| 发明名称 | 半导体集成电路 | ||
| 摘要 | 在看作黑盒子的宏器件要屏蔽的目标区域的边界上、边界内侧、边界外侧，或边界内侧和外侧给出屏蔽布线，以包围目标区域。屏蔽布线与宏器件等的电源端或供电布线电相连，或通过接触区与另一布线层上的供电布线电相连，从而固定屏蔽布线的电位。通过估算物理布线图清楚的区域中的布线和屏蔽布线之间的串扰影响，并估算布线中间所产生的电容，获得了精确的延迟值。 | ||
| 申请公布号 | CN1445837A | 申请公布日期 | 2003.10.01 |
| 申请号 | CN03107301.8 | 申请日期 | 2003.03.19 |
| 申请人 | 富士通株式会社 | 发明人 | 江岛崇;田岛正吾 |
| 分类号 | H01L21/82;H01L27/00 | 主分类号 | H01L21/82 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.半导体集成电路，包括：要屏蔽的目标区域，处在半导体衬底某一主表面上；外接端，处在目标区域的边界附近，用以在目标区域内侧和外侧之间传送和接收信号；以及屏蔽布线，安排在目标区域的边界上，同时避开外接端或从目标区域外侧与外接端电相连的布线。 | ||
| 地址 | 日本神奈川 | ||