| 主权项 |
1.一种半导体装置之设计方法,在逻辑区域上加上不同频率之复数个时脉时,包括:步骤(a),将上述逻辑区域,区分成以特定时脉来动作之逻辑配置区域,将之设定成复数个区域;步骤(b),在上述逻辑区域上将复数个电源凸块配置成矩阵状,依据预先决定之第1规则将上述电源凸块分别分配到上述复数个时脉所对应的复数个电源电压;步骤(c),在上述逻辑区域的第1层上,平行地配置复数条第1电源线,依据预先决定的第2规则将上述复数个电源电压一律分别分配到上述第1电源线;步骤(d),在与上述第1层不同的第2层上将复数条第2电源线相互平行地配置成与上述第1电源线在平面上看来垂直相交,依据预先决定之第3规则,将上述复数个电源电压一律地分别分配到上述第2电源线;及步骤(e),将上述复数个电源电压分类成上述复数个区域所分别使用之电源电压,将被一律地分配到上述电源凸块、上述第1及第2电源线之上述电源电压,依据上述分类变更到上述复数个区域。2.如申请专利范围第1项所述的半导体装置之设计方法,其中上述步骤(b)之上述第1规则为将上述复数个电源电压的各个电压,依序分配到上述电源凸块的第1排列方向上,使其具有周期性。3.如申请专利范围第2项所述的半导体装置之设计方法,其中上述步骤(c)包括与上述第1排列方向的上述电源凸块的排列平行来配置上述第1电源线之步骤,上述第2规则为将上述复数个电源电压的各个电压,从最接近上述电源凸块的上述排列的两侧的2条上述第1电源线开始各侧交互地依顺序分配。4.如申请专利范围第2项所述的半导体装置之设计方法,其中上述步骤(d)包括与上述第1排列方向成直角,与第2排列方向的上述电源凸块的排列成平行来配置上述第2电源线之步骤,上述第3规则为将上述复数的电源电压的各个电压,依据上述第2电源线的排列方向来依序分配,且使其具有周期性。5.如申请专利范围第1项所述的半导体装置之设计方法,其中上述步骤(e)中,上述第1及第2电源线为跨在上述复数个区域上来配置之电源线,且包括:当被分配到该电源线上之上述电源电压,并非与上述复数个区域分别所使用之电源电压为共通的电压时,在上述复数区域的边界部上加以切断,使其仅位于个别的区域上来将之分割成复数个之步骤;及其在上述第1及第2的电源线分割后,将一律被分配之上述电源电压,变更为依据上述分类来对应到上述个别的区域之步骤。6.如申请专利范围第1项所述的半导体装置之设计方法,其中上述步骤(e)是在上述复数个时脉中,对至少使用2个以上的时脉作为上述特定时脉之区域中,将该区域作为1个区域来实行。7.如申请专利范围第3项所述的半导体装置之设计方法,其中上述第1电源线与上述电源凸块在电性上相连接,上述第1规则包括以下的规则:供给到使用上述复数个时脉中最高频率的时脉之区域所对应之上述电源电压之上述第1电源线,被配置在最靠近上述第1排列方向的上述电源凸块的排列上。8.如申请专利范围第3项所述的半导体装置之设计方法,其中上述第1电源线与上述电源凸块在电性上相连接,上述第1规则包括以下的规则:供给到使用上述复数个时脉中逻辑规模最大的区域所对应之上述电源电压之上述第1电源线,被配置在最靠近上述第1排列方向的上述电源凸块的排列上。9.如申请专利范围第1项所述的半导体装置之设计方法,其中进一步包括:步骤(f),上述逻辑区域是由复数个形成有闸阵列之活性区域所构成,上述活性区域是被与最下层的层相平行来配置复数条之第3电源线在平面看起来夹着一般地来配置,上述复数个区域中,在区域为相邻接部分的上述活性区域之间,配置了在电性上加以分离的分离单元来作为区域边界部;及步骤(g),上述第3电源线是被配置在跨在上述相邻区域上之电源线,当被分配在该电源线上之上述电源电压,并非被上述相邻区域所共通使用之电源电压时,在上述区域边界部上加以切断。10.如申请专利范围第9项所述的半导体装置之设计方法,其中上述活性区域具有导电型态相异之第1及第2不纯物区域,上述第1及第2不纯物区域是与上述第3电源线的延伸方向成平行,相邻地来配置,上述步骤(f)包括有以上述分离单元,使导电型态相异之第3及第4不纯物区域相邻地来配置,且上述第3及第4不纯物区域与上述活性区域的上述第1及第2不纯物区域的排列顺序成相反排列构成之准备步骤。11.如申请专利范围第9项所述的半导体装置之设计方法,其中包括步骤(h),在上述复数个时脉中,对使用至少2个以上的时脉之区域中,将上述活性区域以上述分离单元加以包围,以在电性上加以分离。12.一种半导体装置,包括:电源凸块,在逻辑区域上配置复数个成矩阵状;第1电源线,与上述逻辑区域上的第1层相平行来配置之复数条与上述电源凸块在电性上连接;及第2电源线,与上述第1层不同之第2层上,及与上述第1电源线在平面上看来成垂直相交一般地平行配置复数条与上述第1电源线在电性上连接;上述电源凸块与上述第1电源线不直接连结,藉由配置在较第1层下层的层上之连接导体层在电性上连接。13.如申请专利范围第12项所述的半导体装置,其中在上述逻辑区域上加上频率不同之复数个时脉,上述逻辑区域依每个以特定时脉来动作之逻辑配置区域,区分成复数个区域,上述第1及第2电源线包含在上述复数个区域的边界部上来切断及分割之处。图式简单说明:[图1]说明本发明中之实施形态的电源凸块的配置例之图。[图2]说明本发明中之实施形态的电源凸块及电源线的配置例之图。[图3]说明本发明中之实施形态的电源凸块与电源线间的连接方法之图。[图4]说明本发明中之实施形态的电源凸块与电源线间的连接方法之图。[图5]说明本发明中之实施形态的电源凸块与电源线间的连接方法之图。[图6]说明本发明中之实施形态的电源凸块与电源线间的连接方法之图。[图7]说明本发明中之实施形态的电源凸块与电源线间的连接方法之断面图。[图8]说明本发明中之实施形态的电源电压的分配方法的具体例子的图。[图9]说明本发明中之实施形态的电源电压的分配方法的具体例子之图。[图10]说明本发明中之实施形态的电源电压的分配方法的具体例子之图。[图11]说明本发明中之实施形态的电源凸块与电源线间的连接方法之图。[图12]说明本发明中之实施形态的电源凸块与电源线间的连接方法之图。[图13]说明本发明中之实施形态的区域间的电性分离方法之图。[图14]说明本发明中之实施形态的区域间的电性分离方法之图。[图15(A)~15(D)]说明本发明中之实施形态的分离单元的构成图。[图16]说明本发明中之实施形态的活性区域的电性分离处理之流程图。[图17]说明本发明中之实施形态的活性区域的电性分离处理之流程图。[图18]说明本发明中之实施形态的活性区域的电性分离处理之流程图。[图19]说明先前的半导体装置之设计方法中之电源凸块及电源线的配置例之图。[图20]说明先前的半导体装置的问题点之时序图。 |
