存储器元件的测试电路

摘要

一种存储器元件的测试电路，至少包括：多个存储器单元；多个存储器测试电路，各耦接至一存储器单元，然后与存储器单元的存储数据比较，得一匹配信号的输出；一测试控制信号输入端，用以启动存储器测试电路，以对存储器单元作测试；以及一测试记录区，用以记录存储器单元的测试结果。因此，本发明提供一种能够大量节省半导体的测试方法，可将整个字线上的错误位，在一个时间脉冲周期内找出并记录，有效地增加处理效率。

主权项

1.一种存储器元件的测试电路，至少包括：一字线；多个行位址；多个数据线与互补数据线，各用以提供一数据的存储；多个存储器单元，各以该字线与该些行位址之一来控制该数据的存储，然后得到一存储数据；多个存储器测试电路，各耦接至该些存储器单元之一，用以接收该数据，然后与该存储数据比较，而得到一匹配信号的输出；一测试控制信号输入端，用以启动该些存储器测试电路，对该些存储器单元作测试；多个闩锁电路，各经由一晶体管的栅极耦接于该匹配信号，同时在该晶体管的漏极产生一反相电位电平的输出，并将该反相电位电平闩锁住；以及多个反相器，各与该反相电位电平耦接，然后输出至一比较结果输出端并记录测试结果。