| 主权项 |
1.一种半导体装置,包括:复数第1杂质导入区域,透过元件分离绝缘膜被相互分离,并沿着既定方向排列;第2杂质导入区域,与前述复数第1杂质导入区域离间,并沿着前述既定方向延伸;及第1控制电极,在前述复数第1杂质导入区域及前述第2杂质导入区域之间,沿等前述既定方向延伸;藉由在前述第1杂质导入区域与前述第2杂质导入区域之间,形成前述元件分离绝缘膜,或是透过不形成前述元件分离绝缘膜而形成第1半导体区域,选择在各单元上不形成或形成第1电晶体;其特征在于:在具有前述第1杂质导入区域的复数单元中之未形成前述第1电晶体的单元中,在前述第2杂质导入区域上,形成向前述第1杂质导入区域突出的第1突出部。2.如申请专利范围第1项所述的半导体装置,其中,更包括:半导体基板,具有形成前述元件分离绝缘膜及前述第2杂质导入区域的主面;及金属-半导体化合物层,被形成于形成前述第2杂质导入区域的部分前述主面上;且在前述复数单元中之未形成前述第1电晶体的单元中,前述第1控制电极的前述第1杂质导入区域侧的端部系被形成在前述元件分离绝缘膜上,前述第1控制电极的前述第2杂质导入区域侧的端部系被形成在前述主面上。3.如申请专利范围第1项所述的半导体装置,其中,更包括:复数第3杂质导入区域,透过元件分离绝缘膜被相互分离,但与和前述复数第1杂质导入区域系在相对侧的第2杂质导入区域离间,并沿着既定方向排列;及第2控制电极,在前述复数第3杂质导入区域与前述第2杂质导入区域之间,沿着前述既定方向延伸;藉由在前述第3杂质导入区域与前述第2杂质导入区域之间,形成前述元件分离绝缘膜,或是透过不形成前述元件分离绝缘膜而形成第2半导体区域,选择在各单元上不形成或形成第2电晶体;在具有前述第3杂质导入区域的复数单元中之未形成前述第2电晶体的单元中,在前述第2杂质导入区域上,形成向前述第3杂质导入区域突出的第2突出部;前述第1突出部与前述第2突出部,有关于前述既定方向系相互偏离。4.如申请专利范围第3项所述的半导体装置,其中,在前述第3杂质导入区域侧上前述第2突出部及前述第2半导体区域均未形成之部分的前述第2杂质导入区域的前述第1杂质导入区域侧上,形成前述第1突出部及前述第1半导体区域。5.如申请专利范围第3或4项所述的半导体装置,其中,更包括:半导体基板,具有形成前述元件分离绝缘膜及前述第2杂质导入区域的主面;及金属-半导体化合物层,形成于形成前述第2杂质导入区域之部分前述主面上;在未形成具有前述第1杂质导入区域的复数单元中之前述第1电晶体的单元中,前述第1控制电极的前述第1杂质导入区域侧的端部系形成于前述元件分离绝缘膜上,前述第1控制电极的前述第2杂质导入区域侧的端部系形成于前述主面上;在未形成具有前述第3杂质导入区域的复数单元中之前述第2电晶体的单元中,前述第2控制电极的前述第3杂质导入区域侧的端部系形成于前述元件分离绝缘膜上,前述第2控制电极的前述第2杂质导入区域侧的端部系形成于前述主面上。6.一种半导体装置,包括:复数第1杂质导入区域,透过元件分离绝缘膜被相互分离,但沿着既定方向排列;第2杂质导入区域,与前述复数第1杂质导入区域离间,并沿着前述既定方向延伸;控制电极,在前述复数第1杂质导入区域及前述第2杂质导入区域之间,沿着前述既定方向延伸;半导体基板,具有形成前述元件分离绝缘膜及前述第2杂质导入区域的主面;及金属-半导体化合物层,形成于形成前述第2杂质导入区域之部分前述主面上;其特征在于:在相互邻接的单元间的区域中,前述控制电极的前述第1杂质导入区域侧的端部系形成于前述元件分离绝缘膜上,前述控制电极的前述第2杂质导入区域侧的端部系形成于前述主面上。7.一种半导体装置,包括:复数第1杂质导入区域,透过元件分离绝缘膜被相互分离,但沿着既定方向排列;第2杂质导入区域,与前述复数第1杂质导入区域离间,并沿着前述既定方向延伸;控制电极,在前述复数第1杂质导入区域及前述第2杂质导入区域之间,沿着前述既定方向延伸;半导体基板,具有形成前述元件分离绝缘膜及前述第1杂质导入区域的主面;及金属-半导体化合物层,形成于形成前述第1杂质导入区域之部分前述主面上;其特征在于:在前述第1杂质导入区域中,前述控制电极的前述第1杂质导入区域侧的端部系形成于前述主面上,前述控制电极的前述第2杂质导入区域侧的端部系形成于前述元件分离绝缘膜上。8.一种半导体装置的制造方法,包括:(a)准备半导体基板的步骤;(b)在前述半导体基板的主面内形成元件分离绝缘膜的步骤;(c)在前述步骤(b)之后实行,将藉由前述元件分离绝缘膜相互分离,沿着既定方向排列的复数第1杂质导入区域形成在前述主面内的步骤;(d)在前述步骤(b)之后实行,将与前述复数第1杂质导入区域离间,并沿着前述既定方向延伸的第2杂质导入区域形成在前述主面内的步骤;及(e)在前述复数第1杂质导入区域及前述第2杂质导入区域之间,形成沿着前述既定方向延伸的第1控制电极的步骤;在前述步骤(b)中,藉由在形成前述第1杂质导入区域的既定区域与形成前述第2杂质导入区域的既定区域间,形成前述元件分离绝缘膜,或是由于不形成前述元件分离绝缘膜而形成第1半导体区域,在每个单元上选择不形成或是形成第1电晶体;其特征在于:前述步骤(b)系具有使用光罩以进行曝光的步骤;藉由在前述步骤(b)使用具有第1遮光图案的前述光罩,在未形成具有前述第1杂质导入区域的复数单元中之前述第1电晶体的单元中,在前述第2杂质导入区域上,形成向前述第1杂质导入区域突出的第1突出部。9.如申请专利范围第8项所述的半导体装置的制造方法,其中,更包括:(f)在形成前述第2杂质导入区域的部分前述主面上形成金属-半导体化合物的步骤;藉由在前述步骤(b)使用具有第2遮光图案的前述光罩,在未形成具有前述第1杂质导入区域的复数单元中之前述第1电晶体的单元中,前述第1控制电极的前述第1杂质导入区域侧的端部系形成于前述元件分离绝缘膜上,前述第1控制电极的前述第2杂质导入区域侧的端部系形成于前述主面上。10.如申请专利范围第8项所述的半导体装置的制造方法,其中,更包括:(f)在前述步骤(b)之后实行,形成藉由前述元件分离绝缘膜相互分离,与前述复数第1杂质导入区域系在相对侧与前述第2杂质导入区域离间,并沿着既定方向排列的复数第3杂质导入区域的步骤;(g)在前述复数第3杂质导入区域及前述第2杂质导入区域之间,形成沿着前述既定方向延伸的第2控制电极;在前述步骤(b)中,藉由在形成前述第3杂质导入区域的既定区域与形成前述第2杂质导入区域的既定区域间,形成前述元件分离绝缘膜,或是由于不形成前述元件分离绝缘膜而形成第2半导体区域,在每个单元上选择不形成或是形成第2电晶体;藉由在前述步骤(b)使用具有第3遮光图案的前述光罩,在未形成具有前述第3杂质导入区域的复数单元中之前述第2电晶体的单元中,在前述第2杂质导入区域上,形成向前述第3杂质导入区域突出且有关前述既定方向系与前述第1突出部偏离的第2突出部。11.如申请专利范围第10项所述的半导体装置的制造方法,其中,藉由在前述步骤(b)使用具有第3遮光图案的前述光罩,在前述第3杂质导入区域侧未形成有前述第2突出部与前述第2半导体区域之任一者的部分的前述第2杂质导入区域的前述第1杂质导入区域侧上,形成前述第1突出部或前述第1半导体区域。12.如申请专利范围第10项或第11项所述的半导体装置的制造方法,其中,更包括:(h)在形成前述第2杂质导入区域的部分主面上形成金属-半导体化合物层的步骤;藉由在前述步骤(b)使用具有第4遮光图案的前述光罩,在未形成具有前述第1杂质导入区域的复数单元中之前述第1电晶体的单元中,前述第1控制电极的前述第1杂质导入区域侧的端部系形成于前述元件分离绝缘膜上,前述第1控制电极的前述第2杂质导入区域侧的端部系形成于前述主面上,在未形成具有前述第3杂质导入区域的复数单元中之前述第2电晶体的单元中,前述第2控制电极的前述第3杂质导入区域侧的端部系形成于前述元件分离绝缘膜上,前述第2控制电极的前述第2杂质导入区域侧的端部系形成于前述主面上。13.一种半导体装置的制造方法,包括:(a)准备半导体基板的步骤;(b)在前述半导体基板的主面内形成元件分离绝缘膜的步骤;(c)在前述步骤(b)之后实行,将藉由前述元件分离绝缘膜相互分离,沿着既定方向排列的复数第1杂质导入区域形成在前述主面内的步骤;(d)在前述步骤(b)之后实行,将与前述复数第1杂质导入区域离间,并沿着前述既定方向延伸的第2杂质导入区域形成在前述主面内的步骤;(e)在前述复数第1杂质导入区域及前述第2杂质导入区域之间,形成沿着前述既定方向延伸的控制电极的步骤;及(f)在形成前述第2杂质导入区域的部分主面上形成金属-半导体化合物层的步骤;其特征在于:前述步骤(b)系具有使用光罩以进行曝光的步骤;藉由在前述步骤(b)使用具有既定的遮光图案的前述光罩,在相互邻接的单元间之区域中,前述控制电极的前述第1杂质导入区域侧的端部系形成于前述元件分离绝缘膜上,前述控制电极的前述第2杂质导入区域侧的端部系形成于前述主面上。14.一种半导体装置的制造方法,包括:(a)准备半导体基板的步骤;(b)在前述半导体基板的主面内形成元件分离绝缘膜的步骤;(c)在前述步骤(b)之后实行,将藉由前述元件分离绝缘膜相互分离,沿着既定方向排列的复数第1杂质导入区域形成在前述主面内的步骤;(d)将与前述复数第1杂质导入区域离间,并沿着前述既定方向延伸的第2杂质导入区域形成在前述主面内的步骤;(e)在前述复数第1杂质导入区域及前述第2杂质导入区域之间,形成沿着前述既定方向延伸的控制电极的步骤;及(f)在形成前述第1杂质导入区域的部分主面上形成金属-半导体化合物层的步骤;其特征在于:前述步骤(b)系具有使用光罩以进行曝光的步骤;藉由在前述步骤(b)使用具有既定的遮光图案的前述光罩,在前述第1杂质导入区域上,前述控制电极的前述第1杂质导入区域侧的端部系形成于前述主面上,前述控制电极的前述第2杂质导入区域侧的端部系形成于前述元件分离绝缘膜上。图式简单说明:图1系显示本发明之实施例1的半导体装置的构造之上视图。图2系显示有关图1所示之沿着线段A1-A1的位置之断面构造的剖面图。图3系依步骤显示本发明之实施例1的半导体装置的制造方法的剖面图。图4系依步骤显示本发明之实施例1的半导体装置的制造方法的剖面图。图5系依步骤显示本发明之实施例1的半导体装置的制造方法的剖面图。图6系依步骤显示本发明之实施例1的半导体装置制造方法的剖面图。图7系依步骤显示本发明之实施例1的半导体装置的制造方法的剖面图。图8系依步骤显示本发明之实施例1的半导体装置的制造方法的剖面图。图9系显示光罩的构造之上视图。图10系绘示本发明之实施例2的半导体装置的构造之剖面图。图11系绘示本发明之实施例3的半导体装置的构造之上视图。图12系绘示有关图11所示之沿着线段A2-A2的位置之断面构造的剖面图。图13系绘示本发明之实施例4的半导体装置之构造的上视图。图14系绘示本发明之实施例4的变形例之半导体装置的构造之上视图。图15系绘示本发明之实施例5的半导体装置之构造的上视图。图16系绘示本发明之实施例5的变形例之半导体装置的构造之上视图。图17绘示有关图16所示之沿着线段A3-A3的位置之断面构造的剖面图。图18系绘示本发明之实施例6的半导体装置的构造之上视图。图19系绘示有关图18所示之沿着线段A4-A4的位置之断面构造的剖面图。图20系显示本发明之实施例6的变形例之半导体装置的构造之上视图。图21系绘示PLA的构成之方块图。图22系显示输入线与复数积项线的交叉部分之构成的图式。图23系显示线项线与复数输出线的交叉部分之构成的图式。图24系显示习知的半导体装置的构造之上视图。图25系显示有关图24所示之沿着线段A100-A100的位置之断面构造的剖面图。图26系图24所示之记忆体单元阵列的等价电路图。 |
