发明名称 |
具有绝缘栅极的半导体器件及其制造方法 |
摘要 |
一种半导体器件,包括:表面上形成有槽的半导体区,形成在槽内壁上的第一绝缘膜,形成在槽中并且厚度小于槽深度的栅极和形成在栅极上的第二绝缘膜,其特征在于,半导体区包括:具有第一导电性的漏区,具有第二导电性的基区和具有第一导电性的源区,并且漏区和基区间的界面处于槽深度内的水平面上,基区和源区之间的界面处于槽深度内的水平面上。该半导体器件在形成栅极和在源极和源区之间形成接触时都不再需要使用光刻胶掩模步骤。 |
申请公布号 |
CN1118101C |
申请公布日期 |
2003.08.13 |
申请号 |
CN98117398.5 |
申请日期 |
1998.08.27 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
山岸和夫 |
分类号 |
H01L29/78;H01L29/06;H01L21/336 |
主分类号 |
H01L29/78 |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
穆德骏;黄敏 |
主权项 |
1.一种制造半导体器件的方法,包括以下步骤:(a)在半导体区上形成第一绝缘膜;(b)形成半导体区的槽;(c)在所述槽的内壁上形成栅绝缘膜;(d)形成多晶硅膜,以使所述槽被所述多晶硅膜填满;(e)深腐蚀多晶硅膜,从而在所述槽中形成厚度小于所述槽深度的栅极;(f)用所述第一绝缘膜作掩模,氧化栅极表面,从而在所述栅极上形成第三绝缘膜;(g)用所述第三绝缘膜作掩模,在所述半导体区表面形成基区,以使所述基区的厚度小于所述槽的深度,所述基区的导电性不同于所述半导体区的导电性;(h)用所述第三绝缘膜作掩模,在所述基区表面上形成源区,所述源区具有与所述半导体区相同的导电性;(i)用所述第三绝缘膜作掩模,使所述基区和源区暴露;(j)在所述第三绝缘膜、所述基区和所述源区上形成源极。 |
地址 |
日本神奈川 |