含有复合式接触栓塞的记忆元件与制造方法

摘要

本发明揭示一种含有复合式接触栓塞的记忆元件与制造方法，系在金属栓塞(例如Ru栓塞)沉积之前，将阻障层回蚀使其表面低于接触窗的顶端。此种嵌入式(recessed)的阻障层可以防止后续沈积电容介电层时或其他高温制程中遭到氧化，因此可以避免阻障层与储存电极直接接触时可能造成的漏电流与可靠度不佳的问题。此外，以上述阻障层将接触窗的深宽比降低，可使后续金属栓塞沉积更加容易。再者，本发明在储存电极与底下的绝缘层之间设置一扩散阻止层，以避免金属污染物扩散降低电晶体品质。

主权项

1.一种包含复合式接触栓塞之记忆元件,包括:一第一绝缘层;一扩散阻止层,设于该第一绝缘层之上;一接触窗,穿过该扩散阻止层与该第一绝缘层;一阻障层,设于该接触窗内且填满部分该接触窗;一导电栓塞,设于阻障层之上且填满该接触窗;以及一电容器设于该扩散阻止层之上且与该导电栓塞相接触。2.如申请专利范围第1项所述之记忆元件,其中该扩散阻止层为氮化矽层。3.如申请专利范围第1项所述之记忆元件,其中该阻障层为Ti/TiN层。4.如申请专利范围第1项所述之记忆元件,其中该阻障层约填满该接触窗一半的深度。5.如申请专利范围第1项所述之记忆元件,其中该导电栓塞为Ru栓塞。6.如申请专利范围第1项所述之记忆元件,其中该电容器为圆柱形电容器。7.如申请专利范围第1项所述之记忆元件,其中该电容器为凹陷式电容器。8.一种包含复合式接触栓塞之记忆元件,包括:一第一绝缘层;一扩散阻止层,设于该第一绝缘层之上;一接触窗,穿过该扩散阻止层与该第一绝缘层;一阻障层,贴覆于该接触窗之底部与下半部侧壁;一第一导电栓塞,设于该阻障层之上,且填满部分该接触窗;一第二导电栓塞设于第一导电栓塞之上且填满该接触窗;以及一电容器设于该扩散阻止层之上且与该第二导电栓塞相接触。9.如申请专利范围第8项所述之记忆元件,其中该扩散阻止层为氮化矽层。10.如申请专利范围第8项所述之记忆元件,其中该阻障层为Ti/TiN层。11.如申请专利范围第8项所述之记忆元件,其中该第一导电栓塞为钨栓塞。12.如申请专利范围第8项所述之记忆元件,其中该阻第一导电栓塞约填满该接触窗一半的深度。13.如申请专利范围第8项所述之记忆元件,其中该第二导电栓塞为Ru栓塞。14.如申请专利范围第8项所述之记忆元件,其中该电容器为圆柱形电容器。15.如申请专利范围第8项所述之记忆元件,其中该电容器为凹陷式电容器。16.一种记忆元件之接触栓塞的制造方法,包括下列步骤:形成一第一绝缘层于一半导体基底上;形成一接触窗穿过该第一绝缘层;沉积一阻障层于该接触窗中,且填满部分该接触窗;于该阻障层上形成一导电栓塞且填满该接触窗;回蚀刻该第一绝缘层,使其表面低于该导电栓塞;沉积一扩散阻止层于该第一绝缘层与该导电栓塞上;以及对该扩散阻止层进行平坦化,直到露出该导电栓塞为止。17.如申请专利范围第16项所述之方法,其中该扩散阻止层为氮化矽层。18.如申请专利范围第16项所述之方法,其中该阻障层为Ti/TiN层。19.如申请专利范围第16项所述之方法,其中该阻障层约填满该接触窗一半的深度。20.如申请专利范围第1项所述之记忆元件,其中该导电栓塞为Ru栓塞。21.一种记忆元件之接触栓塞的制造方法,包括下列步骤:形成一第一绝缘层于一半导体基底上;形成一接触窗穿过该第一绝缘层;沉积一顺应性的阻障层于该接触窗中;沉积一第一导电栓塞层于该阻障层上;回蚀刻该第一导电栓塞层与该阻障层,以形成一表面低于该接触窗之第一导电栓塞;于该第一导电栓塞上形成一第二导电栓塞且填满该接触窗;回蚀刻该第一绝缘层,使其表面低于该第二导电栓塞;沉积一扩散阻止层于该第一绝缘层与该第二导电栓塞上;以及对该扩散阻止层进行平坦化,直到露出该第二导电栓塞为止。22.如申请专利范围第21项所述之方法,其中该扩散阻止层为氮化矽层。23.如申请专利范围第21项所述之方法,其中该阻障层为Ti/TiN层。24.如申请专利范围第21项所述之方法,其中该第一导电栓塞为钨栓塞。25.如申请专利范围第21项所述之方法,其中该阻第一导电栓塞约填满该接触窗一半的深度。26.如申请专利范围第21项所述之方法,其中该第二导电栓塞为Ru栓塞。图式简单说明:第1图显示习知在储存电极与接触栓塞之间则设置有二元或三元的耐火金属氮化物作为阻障层。第2A~2G图为一系列剖面图,用以说明本发明第一较佳实施例制作记忆元件的流程。第3A~3F图为一系列剖面图,用以说明本发明第二较佳实施例制作记忆元件的流程。