| 主权项 |
1.一种多层印刷配线板,其特征为包含:多层基底(18),具有:复数导体层(20a,20b,20c,20d,20e,20f,20g,20h);复数绝缘层(21),插入导体层(20a,20b,20c,20d,20e,20f,20g,20h)间;穿透孔(22,61),贯穿绝缘层(21)及具有电镀层(24,62)电连接导体层(20a,20b,20c,20d,20e,20f,20g,20h);及抗电镀层(23,51a,51b),通过穿透孔(22,61),其中抗电镀层(23,51a,51b)暴露于穿透孔(22,61)内部及将电镀层(24,62)分成复数部分(25a,25b,52a,52b,52c,63a,63b),电镀层的部分电连接导体层。2.根据申请专利范围第1项之多层印刷配线板,其中抗电镀层(23,51a,51b)界定穿透孔(22,61)中的间隙(26),间隙(26)电绝缘电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b),每一间隙(26)皆为环状并沿穿透孔(22,61)的周围连续延伸。3.根据申请专利范围第1项之多层印刷配线板,其中藉由位于电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b)间之间隙(26),电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b)彼此相对。4.根据申请专利范围第1项之多层印刷配线板,其中抗电镀层(23,51a,51b)位于相邻的绝缘层(21)间。5.根据申请专利范围第2项之多层印刷配线板,其中导体层(20a,20b,20c,20d,20e,20f,20g,20h)及绝缘层(21)依次交替置放,及电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b)配置于多层基底(18)的厚度方向。6.根据申请专利范围第1项之多层印刷配线板,其中穿透孔(22)贯穿多层基底(18)并延伸于多层基底(18)的厚度方向,穿透孔(26)的一端敞露于多层基底(18)的表面(18a),另一端则敞露于多层基底(18)的背面(18b)。7.根据申请专利范围第1项之多层印刷配线板,其中穿透孔(61)为隐蔽穿透孔,其一端敞露于多层基底(18)的表面(18a),另一端则藉由设置于多层基底(18)的其中一导体层(20e)闭合。8.根据申请专利范围第1项之多层印刷配线板,其中更包含另一通过穿透孔(22)之抗电镀层(51a,51b),抗电镀层(51a,51b)被隔开在多层基底(18)的厚度方向,其中抗电镀层及该另一抗电镀层(51a,51b)暴露于穿透孔(22)内部并将电镀层(24)分成复数部分(52a,52b,52c),电镀层(24)的部分(52a,52b,52c)电连接导体层(20a,20b,20d,20e,20g,20h)。9.一种电路模组,其特征为包含:至少一电路元件(17);及包括多层基底(18)之多层印刷配线板(16),多层基底(18)具有:复数导体层(20a,20b,20c,20d,20e,20f,20g,20h);复数绝缘层(21),插入导体层(20a,20b,20c,20d,20e,20f,20g,20h)间;穿透孔(22,61),贯穿绝缘层(21)及具有电镀层(24,62)电连接导体层(20a,20b,20c,20d,20e,20f,20g,20h);及抗电镀层(23,51a,51b),通过穿透孔(22,61),其中抗电镀层(23,51a,51b)暴露于穿透孔(22,61)内部及将电镀层(24,62)分成复数部分(25a,25b,52a,52b,52c,63a,63b),电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b)电连接导体层(20a,20b,20c,20d,20e,20f,20g,20h)。10.根据申请专利范围第9项之电路模组,其中抗电镀层(23,51a,51b)界定穿透孔(22,61)中的间隙(26),间隙(26)电绝缘电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b),每一间隙(26)皆为环状并沿穿透孔(22,61)的周围连续延伸。11.根据申请专利范围第9项之电路模组,其中导体层(20a,20b,20c,20d,20e,20f,20g,20h)及绝缘层(21)依次交替置放,及电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b)配置于多层基底(18)的厚度方向。12.一种电子设备,其特征为包含:外壳(4);及设置于外壳(4)中及包括多层基底(18)之多层印刷配线板(16),多层基底(18)具有:复数导体层(20a,20b,20c,20d,20e,20f,20g,20h);复数绝缘层(21),插入导体层(20a,20b,20c,20d,20e,20f,20g,20h)间;穿透孔(22,61),贯穿绝缘层(21)及具有电镀层(24,62)电连接导体层(20a,20b,20c,20d,20e,20f,20g,20h);及抗电镀层(23,51a,51b),通过穿透孔(22,61),其中抗电镀层(23,51a,51b)暴露于穿透孔(22,61)内部及将电镀层(24,62)分成复数部分(25a,25b,52a,52b,52c,63a,63b),电镀层(24,62)的部分(25a,25b,52a,52b,52c,63a,63b)电连接导体层(20a,20b,20c,20d,20e,20f,20g,20h)。13.一种制造具有复数导体层(20a,20b,20c,20d,20e,20f,20g,20h)、插入导体层(20a,20b,20c,20d,20e,20f,20g,20h)间的复数绝缘层(21)、及具有电镀层(24,62)电连接导体层(20a,20b,20c,20d,20e,20f,20g,20h)的穿透孔(22,61)之多层印刷配线板的方法,该方法特征为包含:放置导体层(20a,20b,20c,20d,20e,20f,20g,20h)及绝缘层(21)及放置抗电镀层(23,51a,51b)于制作有穿透孔(22,61)的位置,藉以形成多层基底(18);制作多层基底(8)中的穿透孔(22,61),该穿透孔(22,61)贯穿连接的导体层(20a,20b,20c,20d,20e,20f,20g,20h)、绝缘层(21)、及抗电镀层(23,51a,51b);及在多层基底(18)上执行电镀,形成覆盖于穿透孔(22,61)内面之电镀层(24,62),该电镀层(24,62)藉由抗电镀层(23,51a,51b)分成彼此电绝缘并电连接导体层(20a,20b,20c,20d,20e,20f,20g,20h)之部分(25a,25b,52a,52b,52c,63a,63b)。14.根据申请专利范围第13项之方法,其中抗电镀层(23)放置于已各自放置于导体层(20e)上之绝缘层(21)的其中之一上。15.根据申请专利范围第3项之方法,其中当导体层(20e)及绝缘层(21)依次交替置放时,抗电镀层(23)插入两相邻的绝缘层(21)间。16.根据申请专利范围第13项之方法,其中在导体层(20a,20b,20c,20d,20e,20f,20g,20h)、绝缘层(21)、及抗电镀层(23)已依次置放后,藉由将导体层(20a,20b,20c,20d,20e,20f,20g,20h)、绝缘层(21)、及抗电镀层(23)加压在一起形成多层基底(18)。图式简单说明:图1为并入应用本发明第一实施例的电路模组之可携式电脑透视图;图2为容纳根据本发明第一实施例的电路模组之可携式电脑外壳截面图;图3为根据本发明第一实施例之多层印刷配线板截面图;图4为图3的X部分放大截面图;图5为多层印刷配线板截面图,说明构成多层印刷配线板的层;图6为第一实施例之截面图,说明第一至第三双镀铜叠片;图7为说明第一实施例之第二双镀铜叠片截面图,抗电镀层形成其上;图8为多层印刷配线板截面图,说明放在一起的层;图9为具有贯穿所有构成层的穿透孔之多层印刷配线板截面图;图10为多层印刷配线板截面图,描画排列有电镀层的穿透孔;图11为根据本发明第二实施例之多层印刷配线板截面图;及图12为根据本发明第三实施例之多层印刷配线板截面图。 |
