| 主权项 |
1.一种提高多晶矽之顶部平坦度的回蚀刻方法,包括下列步骤:提供一半导体基底,其表面上包含有两相邻之绝缘结构以及一接触洞,其中该接触洞系位于该两相邻之绝缘结构之间;形成一多晶矽层,以填满该接触洞并覆盖该半导体基底之整个表面至一定高度,其中位于接触洞上方之多晶矽层包含有一凹陷区域;形成一底部抗反射层,以填满该多晶矽层之凹陷区域并覆盖该多晶矽层之整个表面;进行第一阶段蚀刻,系完全去除位于该多晶矽层之凹陷区域以外的底部抗反射层,但需保留位于该多晶矽层之凹陷区处内的底部抗反射层,以使该凹陷区域之底部呈现平台状;进行第二阶段蚀刻,藉由降低多晶矽层的蚀刻速率,并同时增加底部抗反射层的蚀刻速率,以去除该多晶矽层之凹陷区域以外的一部份厚度,而仍有少量之该底部抗反射层残留于该多晶矽层之凹陷区域内,以使此处呈现略为凸起状;进行该多晶矽层之蚀刻制程,系完全去除该接触洞区域以外之多晶矽层。2.如申请专利范围第1项所述之提高多晶矽之顶部平坦度的回蚀刻方法,其中该第一阶段蚀刻之蚀刻气体为CF4,气体流量为40~60sccm。3.如申请专利范围第1项所述之提高多晶矽之顶部平坦度的回蚀刻方法,其中第二阶段蚀刻之蚀刻气体为CF4,气体流量为40~60sccm。4.如申请专利范围第1项所述之提高多晶矽之顶部平坦度的回蚀刻方法,其中于第二阶段蚀刻,该多晶矽层与该底部抗反射层之蚀刻选择比调整为0.75~0.65。5.如申请专利范围第1项所述之提高多晶矽之顶部平坦度的回蚀刻方法,另包含有一步骤,系为该多晶矽层之过度蚀刻制程,系将该接触洞内之多晶矽层去除至一预定深度。6.如申请专利范围第1项所述之提高多晶矽之顶部平坦度的回蚀刻方法,其中残留于该接触洞内之多晶矽层系应用于一快闪记忆体之共用源极线。图式简单说明:第1A至1C图显示习知共用源极线之制作方法的剖面示意图。第2A至2G图显示本发明共用源极线之制作方法的剖面示意图。 |
