高速同步动态随机存取存储器

摘要

本发明提供了一个具有提高的运行速度和只需有限布局面积的SDRAM。在同步DRAM中，至少一部分要连续执行的信号处理分为众多步骤，该众多步骤与外加的外部时钟保持同步而并行地执行，因而提高运行速度。该同步DRAM包括众多用于并行地执行众多步骤的管道，插入于众多管道中每对管道之间并用于控制相邻管道之间信号流通的门，及用外部时钟产生脉冲控制信号并将该控制信号加到门上对门进行控制的门控制装置。

主权项

1.一种与外部时钟同步的同步DRAM，包括：多个管道段，并行地执行信号处理；多个门，每一个插入在相邻的多个管道段之间并控制所述相邻管道段之间的信号流通；以及门控制装置，它具有延迟电路，延迟电路延迟时钟信号以产生控制信号并将所述控制信号作用到其中一个门以控制该门，其中延迟电路的延迟时间设置成使得所述门a)刚好在从前一管道段输出所述信号之前进入传送态，和b)刚好在来自前一管道段的所述信号被传送到下一个管道段之后进入非传送态。