发明名称 Method and apparatus for generating a clock signal
摘要 In accordance with one embodiment of the invention a circuit includes a split delay-chain, a phase detector, and a voltage controlled oscillator (VCO) coupled so as to produce a clock signal based on a non-external reference.
申请公布号 US6583653(B1) 申请公布日期 2003.06.24
申请号 US20000541446 申请日期 2000.03.31
申请人 INTEL CORPORATION 发明人 DOBERENZ PHILIP W.
分类号 G06F1/04;H03K5/00;H03K5/13;H03K5/135;H03L7/02;H03L7/091;(IPC1-7):H03L7/06 主分类号 G06F1/04
代理机构 代理人
主权项
地址