| 主权项 |
1.一种包含一微控制器与复数个类比输入装置之系统,其中藉由该微控制器,调整复数个类比装置之每一者之输入偏移电压,该系统包含:一微控制器;一校正电路,其具有耦合至该微控制器之一输出;及复数个类比输入装置,该等复数个类比输入装置之每一者具有一输入偏移电压补偿电路,其中该等输入偏移电压补偿电路之每一者在该等复数个类比输入装置之个别的校正周期期间耦合至该校正电路,及其中该等类比输入装置之输入偏移电压在其校正周期期间藉由控制该等输入偏移电压补偿电路之该微控制器而加以补偿。2.如申请专利范围第1项之系统,其中该等复数个类比输入装置由运算放大器,比较器,乘法器以及对数放大器所组成的群组中而选出。3.如申请专利范围第1项之系统,其中该等输入偏移电压补偿电路之每一者进一步包含一输入偏移补偿暂存器,其中该输入偏移补偿暂存器为该等复数个类比输入装置之一个别的装置储存一输入偏移电压校正値。4.如申请专利范围第1项之系统,其中该校正电路包含一比较器。5.如申请专利范围第1项之系统,其中在校正周期期间:每一该等复数个类比输入装置之反相与非反相输入耦合至一参考电压;及该校正电路耦合至每一该等复数个类比输入装置之一输出,当其输入偏移电压被调整时。6.如申请专利范围第5项之系统,其中在校正周期期间,该校正电路使每一该等复数个类比输入装置具有高增益。7.如申请专利范围第1项之系统,其中该校正电路包含:一比较器,其具有连接到参考电压之第一输入、连接到该类比输入装置之输出的第二输入,与连接到该微控制器的输出,其中该比较器输出中之逻辑位准的改变,对该微控制器指示输入偏移电压已经最小化。8.如申请专利范围第1项之系统,其中该微控制器、该复数个类比输入装置,与该校正电路系制作于积体电路晶粒上。9.如申请专利范围第8项之系统,进一步包括将该积体电路晶粒封入之积体电路封装包装。10.如申请专利范围第9项之系统,其中该积体电路封装包装,系选自由塑胶双重线内封装包装(PDIP)、小型轮廓(SO)、缩小型小轮廓封装包装(SSOP)、薄式缩小型小轮廓封装包装(TSSOP)、窗口式陶瓷双重线内封装包装(CERDIP)、无引线晶片载体(LCC)、塑胶引线晶片载体(PLCC)、塑胶四侧面脚端表面安装型封装包装(PQFP)、薄式四侧面脚端表面安装型封装包装(TQFP)、针状栅极阵列封装包装(PGA)、球状栅极阵列封装包装(BGA)、TO-220,T0-247与T0-263等所组成之群。11.如申请专利范围第1项之系统,进一步包括电路功能,其选自由随机存取记忆体、电子可程式唯读记忆体、序列介面、类比至数位转换器、数位至类比转换器、数位输入输出、计时器,与可程式切换模式控制器组成之群。12.如申请专利范围第11项之系统,其中该微控制器、该等复数个类比输入装置、该校正电路,与该电路功能系制作于积体电路晶粒上。l3.如申请专利范围第12项之系统,进一步包括将该积体电路晶粒封入之积体电路封装包装。14.如申请专利范围第5项之系统,其中该参考电压为可程式化。15.一种具有一输入偏移电压之类比输入装置,其中藉由一微控制器而校正该输入偏移电压,包含:一具有一输入偏移电压补偿电路之类比输入装置;及一耦合至该类比输入装置与该输入偏移电压补偿电路之校正电路,该校正电路耦合至一微控制器,其中在一校正周期期间该类比输入装置之反相与非反相输入连接至一参考电压;及该校正电路监控在该类比输入装置之输出上之一信号且调整该输入偏移补偿电路以致于最小化该类比输入装置之输入偏移。16.如申请专利范围第15项之类比输入装置,其中该类比输入装置是运算放大器。17.如申请专利范围第15项之类比输入装置,其中该类比输入装置是比较器。18.如申请专利范围第15项之类比输入装置,其中该校正电路包含一比较器,该比较器具有连接到参考电压之第一输入、连接到该类比输入装置之输出的第二输入,与连接到该微控制器的输出,其中该比较器输出中之逻辑位准的改变,对该微控制器指示输入偏移电压已经最小化。19.如申请专利范围第15项之类比输入装置,其中该校正电路在校正周期期间使该类比输入装置具有高增益。20.如申请专利范围第15项之类比输入装置,进一步包含:一输入偏移补偿暂存器,其耦合至该输入偏移补偿电路与该微控制器。21.如申请专利范围第20项之类比输入装置,其中该输入偏移补偿暂存器储存一数位数値,此一数位数値代表在该类比输入装置之校正周期期间,所决定之最小化的输入偏移。22.如申请专利范围第21项之类比输入装置,其进一步包含复数个类比输入装置,其中每一该等复数个类比输入装置具有一输入偏移电压补偿电路。23.如申请专利范围第22项之类比输入装置,进一步包括对该复数个类比输入装置之每一个的输入偏移补偿锁存暂存器,其并且连接于该复数个类比输入装置之每一个的输入偏移补偿电路与该微控制器之间,其中每一个个别的输入偏移补偿锁存暂存器储存一数位数値,此一数位数値代表于该复数个类比输入装置之每一个的校正周期期间,所决定之最小输入偏移。24.如申请专利范围第15项之类比输入装置,其中该类比输入装置与该校正电路系制作于积体电路晶粒上。25.如申请专利范围第24项之类比输入装置,进一步包括将该积体电路晶粒封入之积体电路封装包装。26.如申请专利范围第25项之类比输入装置,其中该积体电路封装包装,系选自由塑胶双重线内封装包装(PDIP)、小型轮廓(SO)、缩小型小轮廓封装包装(SSOP)、薄式缩小型小轮廓封装包装(TSSOP)、窗口式陶瓷双重线内封装包装(CERDIP)、无引线晶片载体(LCC)、塑胶引线晶片载体(PLCC)、塑胶四侧面脚端表面安装型封装包装(PQFP)、薄式四侧面脚端表面安装型封装包装(TQFP)、针状栅极阵列封装包装(PGA)、球状栅极阵列封装包装(BGA)、TO-220.T0-247与T0-263等所组成之群。27.如申请专利范围第15项之类比输入装置,其中参考电压为可程式化。图式简单说明:图1是微控制器系统的图解方块图,此一微控制器系统在单一积体电路中,具有完整之类比与数位元件及输入输出功能;图2是微处理器与类比输入元件的图解方块图,此一微处理器与类比输入元件系根据本发明,在校正循环期间,用来最小化类比输入装置之输入偏移电压;及图3是根据本发明另一具体实施例之图解电路图,其具有复数个类比输入元件,而此等元件在复数个校正循环期间,具有最小化之输入偏移电压。 |
