发明名称 形成双重界面积体电路卡之方法及用此方法形成之卡片
摘要 本文揭露一种形成嵌入有一积体电路(IC)及一天线线圈之一卡片的方法,该方法包括下列步骤:(a)嵌入一个天线线圈到一个核心片体上;(b)叠积该核心片体和数个外在片体以形成一片叠层面板;(c)在该叠层面板中形成一个第一空穴以暴露出该天线线圈之一部份;(d)从该核心片体拉出该天线线圈之二末端;以及(e)固定该积体电路和该天线线圈,例如藉由焊接或热压接合。
申请公布号 TW523718 申请公布日期 2003.03.11
申请号 TW090101569 申请日期 2001.01.20
申请人 锐安工程有限公司 发明人 李志强;关国霖
分类号 G06K19/00 主分类号 G06K19/00
代理机构 代理人 恽轶群 台北市松山区南京东路三段二四八号七楼;陈文郎 台北市松山区南京东路三段二四八号七楼
主权项 1.一种形成嵌入有至少一积体电路及一天线线圈之卡片的方法,该方法包括下列步骤:(a)嵌入一个天线线圈到一个核心片体上;(b)叠积该核心片体和至少二个外在片体以形成一个叠层面板;(c)在该叠层面板中形成至少一个第一空穴以暴露出该天线线圈之一部份;(d)从该核心片体拉出该天线线圈之至少一末端;以及(e)固定该积体电路与该天线线圈。2.如申请专利范围第1项之方法,其中在该步骤(d)中,该天线线圈之二末端从该核心片体被拉出。3.如申请专利范围第1或2项之方法,其中该天线线圈藉由焊接或热压接合被和该积体电路固定。4.如申请专利范围第1项之方法,更包括一安置该积体电路之一第一部分于该第一空穴内之步骤(f)。5.如申请专利范围第4项之方法,更包括一在该叠层面板内形成一第二空穴以收纳该积体电路之一第二部分之步骤(g)。6.如申请专利范围第5项之方法,其中该第一空穴和该第二空穴互相连通。7.如申请专利范围第5或6项之方法,其中该第二空穴窄于该第一空穴。8.如申请专利范围第1项之方法,更包括一施敷一黏着性物质在该第一空穴之至少一部分上之步骤(h)。9.如申请专利范围第1项之方法,更包括一从该天线线圈之该等末端去除一绝缘覆层之步骤(i)。10.一种嵌入有至少一积体电路及一天线线圈的卡片,其中该积体电路之至少一主要表面暴露于外部环境,其中该天线线圈被完全地嵌入在该卡片之内,其中该天线线圈和该积体电路电气连接,以及其中该天线线圈和该积体电路藉由焊接或热压接合而互相固定。图式简单说明:第1图显示一个习知技艺组合卡之一个天线线圈在一个核心片体上之模式;第1A图是一个在第1图中画圈部分之放大图;第2图显示根据本发明之一个天线线圈在一个核心片体上之模式;第3图是一个第2图之上视图;第3A图是一个在第3图中画圈部分之放大图;第4图显示根据本发明,核心片体被和不同用以叠层之基底片体堆积及对准;第5图显示一个在第4图中该核心片体和外在片体的叠层之后的叠层板;第6图显示一个从在第5图中所显示之叠层板被开孔之卡;第7图显示根据本发明形成一第一凹槽及一第二凹槽后之卡;第8图显示根据本发明该天线线圈的两端从该卡的内部被拉出及一第三凹槽之形成;第9图显示在第8图中该积体电路被和该天线线圈的两端固定;第10图显示根据本发明该积体电路嵌入该卡用以形成一组合卡;
地址 香港