突发解扩解调及空间显分集/隐分集合并装置

摘要

本实用新型公开了一种突发解扩解调及空间显分集/隐分集合并装置，它涉及通信领域中对信号解扩解调及显隐分集处理的技术。它有A/D变换器、FPGA可编程器、网速存储器、时钟源、电源等部件组成。它采用闪速存储器完成对FPGA可编程器的配置，由一片FPGA可编程器完成对输入中频信号的一系列解扩、解调及显分集/隐分集处理功能。本实用新型具有器件使用量少，线路布局简单，调试简单、各种参数、功能设置灵活方便、体积小、成本低，性能稳定可靠，便于批量生产，能满足各种通信场合解扩解调、显隐分集合并的应用需求。

主权项

1.一种由A/D变换器(1-1)、(1-2)、时钟源(13)、电源(14)组成的突发解扩解调及空间显分集/隐分集合并装置，其特征在于还有正交下变频器(2-1)、(2-2)、降采样滤波器(3-1)、(3-2)、波形匹配滤波器(4-1)、(4-1)、PN码匹配滤波器(5-1)、(5-2)、延迟解调器(6-1)、(6-2)、信号合并器(7)、梳状滤波器(8)、带通滤波器(9)、门限比较码钟恢复器(10)、积分淬熄器(11)、门限判决器(12)组成，其中外接中频入端口A、B分别依次串接A/D变换器(1-1)、(1-2)、正交下变频器(2-1)、(2-2)，降采样滤波器(3-1)、(3-2)、波形匹配滤波器(4-1)、(4-2)、PN码匹配滤波器(5-1)、(5-2)、延迟解调器(6-1)、(6-2)后与信号合并器(7)入端口1、2脚连接，信号合并器(7)出端口3脚分别与梳状滤波器(8)、积分淬熄器(11)各入端1脚并接，梳状滤波器(8)出端口2脚依次串接带通滤波器(9)、门限比较码钟恢复器(10)后与出端口C连接，门限比较码钟恢复器(10)出端口3脚与积分淬熄器(11)入端口3脚连接，积分淬熄器(11)出端口2脚串接门限判决器(12)后与出端口C连接，时钟源(13)出端口E与各部件相应本振源端并接，电源(14)出端口+V电压端与各部件相应电源端并接。