非易失性半导体存储装置

摘要

非易失性半导体存储装置具有存储单元阵列区和第1、第2选择区,其中,存储单元阵列区在第1、第2方向上分别排列多个具有字栅极和控制栅极控制的2个MONOS存储单元的存储单元。存储单元阵列区具有:沿着第1方向用延长形成到第1、第2选择区的杂质层形成的多条子位线;在沿着第1方向延伸的多条子控制栅极线;以及沿着第2方向延伸的多条字线,第1、第2选择区具有把多条子位线有选择地连接到其数量比该多条子位线少的主位线的子位选择电路。

主权项

1.一种非易失性半导体存储装置，其特征在于：具有在相互交叉的第1及第2方向上分别排列多个具有由1个字栅极和2个控制栅极控制的2个非易失性存储元件的存储单元而构成的存储单元阵列区；以及在上述第1方向上与上述存储单元阵列区邻接配置的选择区，上述存储单元阵列区具有：在沿着上述第1方向排列的多个存储单元的两侧利用在沿着上述第1方向延长到上述选择区的杂质层形成的多条子位线；沿着上述第1方向延伸，数量是上述多条子位线的2倍的多条控制栅极线；以及沿着上述第2方向延伸的多条字线，在上述选择区及上述存储单元阵列区上设置沿着上述第1方向延伸且其数量比上述多条子位线少的多条主位线，上述选择区具有把上述多条子位线有选择地连接到上述多条主位线的子位选择电路。