发明名称 MEMORY CELL, MEMORY CELL CONFIGURATION AND METHOD FOR PRODUCING THE SAME
摘要 <p>Auf den Source-/Drain-Bereichen (3, 4) von Speichertransistoren mit in Gräben angeordneten Gate-Elektroden (2) und ONO-Speicherschichtfolge (5, 6, 7) ist eine entsprechend den Bitleitungen streifenförmig strukturierte elektrisch leitende Schicht (8) oder Schichtfolge angeordnet, insbesondere ein Metallsilicid oder eine Polysiliziumschicht (14) mit darauf aufgebrachter metallhaltiger Schicht (15), die den ohmschen Widerstand der vergrabenen Bitleitungen reduziert. Das Metallsilicid ist bevorzugt Kobaltsilicid; die metallhaltige Schicht bevorzugt Wolframsilicid oder WN/W.</p>
申请公布号 WO2003001600(A2) 申请公布日期 2003.01.03
申请号 DE2002002141 申请日期 2002.06.12
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址