| 主权项 |
1.一种数位信号处理器,包括:一算术装置,依照运算指令执行算术运算;一储存装置,储存多组运算指令与相对于各组运算指令的控制指令,并且依照各组运算指令指定执行处理的类型;以及一控制装置,位于可以接收外来控制信号的位置,该外来的控制信号指定DSP执行处理的类型,控制装置读出运算指令与相对各运算指令的控制指令,当由控制信号指定的处理类型与读出的控制指令指定的处理类型彼此不同时发生时,算术装置处于无作业状态。2.一种数位信号处理器,以分时的方式执行多组运算指令,包括:一算术装置,依照运算指令执行算术运算;一储存装置,储存多组运算指令与相对于各组运算指令的控制指令,并且依照各组运算指令指定多组执行处理类型;以及一控制装置,位于可以接收外来控制信号的位置,该外来控制信号指定数位信号处理器执行多组处理的类型,该控制装置读出运算指令与相对各运算指令的控制指令,当由控制信号指定的处理与读出的控制指令指定的处理彼此不同时发生时,算术装置处于无作业状态。3.如申请专利范围第1项之数位信号处理器,其中的控制装置藉由限制相对于每个读出控制指令的运算指令的其中一个运算指令输入算术装置,使得算术装置处于无作业状态。4.如申请专利范围第2项之数位信号处理器,其中的控制装置藉由限制相对于每个读出控制指令的运算指令的其中一个运算指令输入算术装置,使得算术装置处于无作业状态。5.如申请专利范围第1项之数位信号处理器,其中的控制装置藉由限制算术装置作业时所需的时序信号输入算术装置,使得算术装置处于无作业状态。6.如申请专利范围第2项之数位信号处理器,其中的控制装置藉由限制算术装置作业时所需的时序信号输入算术装置,使得算术装置处于无作业状态。7.如申请专利范围第1项之数位信号处理器,其中的算术装置包括CMOS电晶体。8.如申请专利范围第2项之数位信号处理器,其中的算术装置包括CMOS电晶体。9.如申请专利范围第3项之数位信号处理器,其中的算术装置包括CMOS电晶体。10.如申请专利范围第1项之数位信号处理器,其中的储存装置包括一非挥发性记忆体。11.如申请专利范围第2项之数位信号处理器,其中的储存装置包括一非挥发性记忆体。12.如申请专利范围第3项之数位信号处理器,其中的储存装置包括一非挥发性记忆体。13.如申请专利范围第1项之数位信号处理器,其中的储存装置包括一挥发性记忆体。14.如申请专利范围第2项之数位信号处理器,其中的储存装置包括一挥发性记忆体。15.如申请专利范围第3项之数位信号处理器,其中的储存装置包括一挥发性记忆体。图式简单说明:图1为根据先前技艺所述具有节电功能之DSP作业的时序图;图2为根据本发明范例之数位信号处理器(DSP)的结构图;图3为根据范例显示DSP内指令ROM的资料格式;图4A到4F集合形成一时序图,用来说明根据范例的DSP之作业,其中图4A显示指令群G1和指令群G2;图4B显示进行A/D转换处理的指令信号iAD;图4C显示进行D/A转换处理的指令信号iDA;图4D显示第一个控制信号CTL1;图4E显示第二个控制信号CTL2;以及图4F显示一运算指令ia;以及图5为根据范例的变化显示DSP的方块图。 |
