| 主权项 |
1.一种马达驱动电路,系具备定子卷线与永久磁铁 转子的马达驱动电路,其特征为具备: 对马达供给脉冲宽幅调变之驱动电力之电力变换 装置,及 检测马达的转子磁极位置之手段,及 由磁极位置检测手段的输出来检测马达转速之手 段,及 输出检测的马达转速与速度指令的差异之手段,及 产生因应差异之复数指令讯号的手段,及 根据马达的磁极位置,选择复数指令讯号之中的任 一,输出选择讯号群的讯号选择手段,及 由选择讯号群与搬送波讯号产生调变波的手段,及 根据调变波使电力变换装置进行脉冲宽幅调变控 制的手段。2.如申请专利范围第1项之马达驱动电 路,其中 复数之指令讯号具有复数之直流准位(level),调变 波具有因应直流准位之准位。3.如申请专利范围 第1项之马达驱动电路,其中 讯号选择手段的输出与调变波产生手段之间具备 滤波电路。4.一种半导体积体电路装置,其特征为 具备: 对马达供给脉冲宽幅调变之电力之半导体开关元 件,及 接收马达的转速讯号与速度指令之差异而产生复 数指令讯号之手段,及 接收马达的磁极位置检测讯号,选择复数指令讯号 之中的任一而产生调变波的手段,及 根据调变波使半导体开关元件进行脉冲宽幅调变 控制的手段。5.如申请专利范围第4项之半导体积 体电路装置,其中 形成于相同半导体基板的半导体开关元件,与驱动 该半导体开关元件的手段等,分别以介电体绝缘分 离。6.如申请专利范围第4项之半导体积体电路装 置,其中 半导体开关元件系IGBT。7.一种马达驱动系统,其特 征为具备: 具有具备卷线的定子与配置于该定子内部的永久 磁铁转子之马达,及 对马达供给脉冲宽幅调变之驱动电力之电力变换 装置,及 检测马达的转子磁极位置之磁极位置检测器,及 根据磁极位置检测器的输出讯号来检测马达转速 之速度检测手段,及 输出速度检测手段的输出讯号与速度指令的差异 之速度控制演算处理手段,及 产生因应速度控制演算处理手段之输出讯号之手 段,及 根据速度控制演算处理手段之输出讯号,藉由选择 复数指令讯号之中的任一而产生调变波的手段,及 根据调变波使电力变换装置进行脉冲宽幅调变控 制的手段。8.如申请专利范围第7项之马达驱动系 统,其中马达系三相无刷马达。9.如申请专利范围 第7项之马达驱动系统,其中 磁极位置检测器系具备零交叉电路之电洞(hole)IC 。10.如申请专利范围第7项之马达驱动系统,其中 电力变换装置,与产生复数指令讯号的手段,与选 择复数指令讯号之中的任一而产生调变波的手段, 与脉冲宽幅调变控制电力变换装置的手段,系被形 成于同一半导体基板。11.如申请专利范围第7项之 马达驱动系统,其中 电力变换装置系具备二极体与IGBT的反相器装置。 12.一种3相无刷马达,系具备:具有卷线的定子,与配 置于该定子内部的永久磁铁转子,与收容定子与转 子的筐体的3相无刷马达,其特征为: 系由具备:对该马达供给脉冲宽幅调变之驱动电力 之电力变换装置,及 检测马达的转子磁极位置的手段,及 由磁极位置检测手段的输出检测马达的转速之手 段,及 输出检测之马达转速与速度指令的差异之手段,及 产生因应差异的复数指令讯号之手段,及 根据马达的磁极位置,选择复数指令讯号之中的任 一,输出选择讯号群的讯号选择手段,及 由选择讯号群与搬送波讯号产生调变波的手段,及 根据调变波来脉冲宽幅调变控制电力变换装置的 手段之驱动电路来驱动; 马达驱动电路内藏于筐体。13.如申请专利范围第 12项之马达,其中 在驱动电路对马达供给脉冲宽幅调变之电力的半 导体开关元件,与接收马达的转速讯号与速度指令 之差异而产生复数指令讯号的手段,与接收马达的 磁极位置检测讯号,选择复数指令讯号之中的任一 而产生调变波的手段,与根据调变波而脉冲宽幅调 变控制半导体开关元件的手段,系被形成于相同的 半导体基板。14.如申请专利范围第13项之马达,其 中 磁极位置检测器被配置为较半导体积体电路更接 近永久磁铁转子。15.一种马达驱动方法,系藉由脉 冲宽幅调变控制的电力变换装置之无刷马达的驱 动方法,其特征为:由马达转子的磁极的位置检测 讯号群制作的马达转速与速度指令来制作差异讯 号,根据该差异制作复数之指令讯号, 根据马达转子的磁极位置,选择复数指令讯号内之 任一而制作调变波, 根据调变波而脉冲宽幅调变控制电力变换装置。 图式简单说明: 第1图显示第1实施例之马达驱动电路与马达驱动 系统。 第2图显示第1实施例之各部动作波形。 第3图显示第1实施例的指令讯号的选择方法。 第4图显示第3图的讯号分配电路的输入波形与输 出波形。 第5图显示第2实施例的各部动作波形。 第6图显示产生第2实施例的选择讯号的电路构成 。 第7图显示第6图的讯号分配电路的逻辑构成。 第8图显示第3实施例之内藏单晶片化半导体积体 电路的马达。 第9图显示第4实施例的单晶片化半导体积体电路 之介电质分离基板剖面。 第10图显示第4实施例之单晶片化半导体积体电路 之平面图案。 |
