静电放电防护电路

摘要

本发明公开了一种静电放电防护电路,利用基体触发技术对高低压输出入电路进行静电放电防护,该静电放电防护电路包含:一堆叠式NMOS晶体管,具有第一NMOS晶体管与第二NMOS晶体管;一寄生的旁侧双载子晶体管;一触发电流产生电路;以及一寄生的基板电阻;本发明可提高高低电压共容的输出入电路的静电放电防护能力。

主权项

1.一种静电放电防护电路，其特征是：该静电放电防护电路包含：一堆叠式NMOS晶体管，具有堆叠的第一NMOS晶体管与第二NMOS晶体管，该第一NMOS晶体管的漏极连接于一I/O接点，且该第一NMOS晶体管的栅极连接于一第一工作电压，该第一NMOS晶体管的源极连接于该二NMOS晶体管的漏极，且该第二NMOS晶体管的栅极连接于一内部电路，以及该第二NMOS晶体管的源极连接于一第二工作电压；一旁侧双载子晶体管，该旁侧双载子晶体管的集极连接于前述第一NMOS晶体管的漏极，而射极连接于第二NMOS晶体管的源极；一触发电流产生电路，第一端连接于前述I/O接点，第二端连接于前述第二工作电压，以及第三端连接于前述旁侧双载子晶体管的基极；一基板电阻，一端连接于前述双载子晶体管的基极，另一端连接于前述第二工作电压。