| 主权项 |
1.一种半导体装置,其包含:半导体基板,其包含活性区域,而在该区域包含半导体元件;第一配线层,其系于上述半导体基板上形成,且与上述活性区域有电性连接;第二配线层,其系隔着层间绝缘膜在上述第一配线层上形成;以及接合垫,其至少有一部份与上述活性区域重叠,且系用来与外部进行电性连接;上述第二配线层具有如下特征:在与上述接合垫重叠的区域内有复数条配线,而上述配线的一部份与接合垫接合的同时,在其他配线与接合垫之间有绝缘膜形成。2.如申请专利范围第1项之半导体装置,其中上述绝缘膜包含有机高分子膜,该有机高分子膜系用来缓和由接合垫侧对第二配线层所施加的冲击之用。3.如申请专利范围第2项之半导体装置,其中上述有机高分子膜系聚醯亚胺膜。4.如申请专利范围第2项之半导体装置,其中上述有机高分子膜的厚度在2-5m范围。5.如申请专利范围第2至4项中任一项之半导体装置,其中上述有机高分子膜之威氏硬度具有接合垫的威氏硬度之2/3以上。6.如申请专利范围第2项之半导体装置,其中上述有机高分子膜包含开口部,其系供上述第二配线层之配线的一部份和上述接合垫接合之用,且包围上述开口部的内壁当越接近上述接合垫时,则越往朝外侧变变宽的方向倾斜。7.如申请专利范围第2项之半导体装置,其中上述有机高分子膜包含开口部,其系供上述第二配线层的一部份和上述接合垫接合之用,当离半导体基板越远,则上述开口部的开口径变得越宽。8.如申请专利范围第2项之半导体装置,其中上述有机高分子膜包含开口部,其系供上述第二配线层的一部份和上述接合垫接合之用,而上述开口部周围的接合垫和有机高分子膜的交界面,系呈朝接合垫侧凸出的呈圆弧状。9.如申请专利范围第6至8项中任一项之半导体装置,其中上述有机高分子膜的开口部之切面系呈鸟嘴状。10.如申请专利范围第2项之半导体装置,其中上述绝缘膜包含有无机绝缘膜的保护膜,而该绝缘膜系被夹在上述有机高分子膜和第二配线层之间;在上述有机高分子膜(其系在上述第二配线层上之保护膜上)侧的表面形成与上述其他配线对应之凸部。11.如申请专利范围第10项之半导体装置,其中上述凸部呈外凸状。12.如申请专利范围第11项之半导体装置,其中沿着与基板面平行方向之凸部的最大外形大小为X,而沿着该方向之凸部的最下部大小为Y,上述之大小X、Y以符合下列公式:0.05m≦(X-Y)/2≦0.2m。13.如申请专利范围第10项之半导体装置,其中上述其他配线,在与接合垫重叠的区域中之与接合垫接合之配线两侧配置有复数条。14.如申请专利范围第10至13项中任一项之半导体装置,其中存在于上述第二配线层中且与接合垫重叠区域中的配线,其间隔未满7m。15.如申请专利范围第13项之半导体装置,其中上述其他配线,除包含与半导体装置本体或外部装置之动作有关之动作用配线之外,还包含与半导体装置本体或外部装置之动作无关之动作用配线。16.如申请专利范围第1项之半导体装置,其中上述接合垫包含高熔点金属层,其系于与上述配线之接合部份形成;及金层;其系于上述高熔点金属层上形成,且其表面呈露出状。17.一种半导体装置的制造方法,其包含:半导体元件形成工序,其系在半导体基板上形成半导体元件;第一配线层形成工序,其系把第一配线层的一部份连接于半导体元件上;层间绝缘膜形成工序,其系在上述第一配线层上形成含经由孔的层间绝缘膜;第二配线层形成工序,其系在上述层间绝缘膜及上述经由孔内形成第二配线层;绝缘膜形成工序,其系在上述第二配线层上形成绝缘膜;开口部形成工序,其系在上述绝缘膜形成开口部;接合垫形成工序,其系在上述绝缘膜及开口部内形成金属膜,使之与外部进行电性连接;且其具有如下特征:在第二配线层形成工序上,形成复数条的配线;在绝缘膜形成工序上,形成用来包覆复数条配线的绝缘膜;在开口部形成工序上,让被绝缘膜所包覆的复数条配线之一部份露出而形成开口部;在接合垫形成工序上,其所形成之接合垫至少有一部份与上述半导体元件重叠,且至少与一条被绝缘膜所包覆的配线重叠。18.如申请专利范围第17项之半导体装置之制造方法,其中上述制造方法包含:绝缘膜形成工序,其系在第一配线层形成工序前于上述半导体基板实施;以及接触口形成工序,其系于上述绝缘膜上形成。19.如申请专利范围第17项之半导体装置之制造方法,其中上述制造方法具有如下特征:绝缘膜形成工序,即为作为保护膜用之无机绝缘膜;开口部形成工序,即为无机绝缘膜上之第一开口部者;在上述开口部形成工序之后,包含下列两工序:有机高分子膜形成工序,该有机高分子膜可缓和在接合时接合垫对第二配线层之冲击;第二开口部形成工序,其系相对上述有机高分子膜含上述无机绝缘膜之第一开口部且比第一开口部更宽。20.如申请专利范围第19项之半导体装置之制造方法,其中在接合垫形成工序中包含:金属膜形成工序,其系利用高熔点金属,于上述有机高分子膜上、无机绝缘膜之第一开口部内以及有机高分子膜之第二开口部内形成者;金凸块形成工序,其系以电镀方式形成,且其包覆上述无机绝缘膜之第一开口部并比第二开口部具有更大面积者;以及金属膜除去工序,其系把上述金凸块作为遮罩来将金属膜之不要之部份除去。图式简单说明:图1为与本发明之一种实施型态有关之半导体积体电路的概略切面图。图2用来说明上述半导体积体电路之制造工序的概略切面图,其显示了第一配线层之形成工序完毕后的状态。图3为用来说明上述制造工序的概略切面图,其显示了层间绝缘膜之形成工序完毕后的状态。图4为用来说明上述制造工序的概略切面图,其显示了对层间绝缘膜开口部之形成工序完毕后的状态。图5为用来说明上述制造工序的概略切面图,其显示了第二配线层之形成工序完毕后的状态。图6为用来说明上述制造工序的概略切面图,其显示了保护膜之形成工序完毕后的状态。图7为用来说明上述制造工序的概略切面图,其显示了半导体完成之后的状态。图8为向来之半导体装置的概略切面图。图9为向来之半导体装置之一例的概略切面图。图10为向来之半导体装置之另一例的概略切面图。图11A为向来之半导体装置之另一例的概略切面图,模式性地显示了该半导体装置之配线状态。图11B为图11A之半导体装置之X-X'方向切面图。图12A为向来之半导体装置之另一例的概略切面图,模式性地显示了该半导体装置之配线状态。图12B为图12A之半导体装置之Y-Y'方向切面图。图13A为(与本发明之其他实施型态有关之)半导体装置之半导体积体电路之概略平面图,其模式性地显示了该半导体装置之配线状态。图13B为图13A之半导体装置之A-A'方向切面图。图14为(图13A之半导体积体电路之)保护膜外凸形状之凸部附近之扩大切面图。图15为(图13A之半导体积体电路之)设计尺寸之一例的平面图。图16A为(与本发明之另一其他实施型态有关之)半导体装置之半导体积体电路之概略平面图,其模式性地显示了该半导体装置之配线状态。图16B为上述半导体装置之B-B'方向切面图。图17为(图16A之半导体积体电路之)设计尺寸之一例的平面图。图18聚醯亚胺膜之威氏硬度随硬化温度而变之图形。 |
