| 摘要 |
<p>캐패시터콘택홀들을 갖는 반도체장치 제조방법은, 게이트전극 및 소오스/드레인영역들을 덮도록 제 1 절연막을 형성하는 단계와, 제 1 절연막상에 제 2 절연막을 형성하는 단계와, 제 2 절연막상에 상기 제 2 절연막과 다른 물질로 이루어진 제 3 절연막을 형성하는 단계와, 제 3 절연막상에 제 1 레지스트막을 형성하는 단계와, 제 1 노광마스크를 사용하여 제 1 레지스트막을 패터닝하여 패터닝된 제 1 레지스트막을 형성하는 단계와, 패터닝된 제 1 레지스트막을 마스크로 사용하여 제 3 절연막을 선택적으로 제거하는 단계와, 패터닝된 제 1 레지스트막을 덮도록 제 2 레지스트막을 형성하는 단계와, 제 2 노광마스크를 사용하여 제 2 레지스트막을 패터닝하여 패터닝된 제 2 레지스트막을 형성하는 단계와, 패터닝된 제 1 및 제 2 레지스트막을 마스크로 사용하여 각 소자형성영역내의 소오스/드레인영역들중 하나의 적어도 하나의 부분상의 제 1 및 제 2 절연막을 선택적으로 제거하여 캐패시터콘택홀을 형성하는 단계와, 그리고 도전막을 형성하여 상기 캐패시터콘택홀을 채우는 단계를 구비한다.</p> |
