| 发明名称 | 埋入式非易失性半导体存储器单元的制造方法 | ||
| 摘要 | 本发明涉及一种埋入式非易失性半导体存储器单元的制造方法,包括以下步骤:在基片(1)上的一个高压区(HVB)、一个存储器区(NSB)和一个逻辑区(LB)内构成一个第一绝缘层(2),除掉所述存储器区(NSB)内的第一绝缘层(2),在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第二绝缘层(3),在所述存储器区(NSB)内构成和构图一个具有第三绝缘层(6)的电荷存储层(5),除掉所述逻辑区(LB)内的第一至第三绝缘层(2,3,6)以及所述电荷存储层(5),在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第四绝缘层(7),构成和构图一个导电控制层(8)。 | ||
| 申请公布号 | CN1369907A | 申请公布日期 | 2002.09.18 |
| 申请号 | CN02107763.0 | 申请日期 | 2002.01.11 |
| 申请人 | 因芬尼昂技术股份公司 | 发明人 | O·格林格;W·兰格海恩里奇 |
| 分类号 | H01L21/8239;H01L21/8246 | 主分类号 | H01L21/8239 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 张志醒 |
| 主权项 | 1.埋入式非易失性半导体存储器单元的制造方法，包括以下步骤：a)在基片(1)上的一个高压区(HVB)、一个存储器区(NSB)和一个逻辑区(LB)内构成一个第一绝缘层(2)，b)除掉所述存储器区(NSB)内的第一绝缘层(2)，c)在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第二绝缘层(3)，d)在所述存储器区(NSB)内构成和构图一个具有第三绝缘层(6)的电荷存储层(5)，e)除掉所述逻辑区(LB)内的第一至第三绝缘层(2，3，6)以及所述电荷存储层(5)，f)在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第四绝缘层(7)，g)构成和构图一个导电控制层(8)。 | ||
| 地址 | 联邦德国慕尼黑 | ||