| 摘要 |
<p>본 발명은 이더넷(Ethernet) 리피팅(Repeating) 회로에 관한 것으로, 특히 고속 이더넷 로직(Logic)에 접속시켜 고속 데이터(data)를 수용할 수 있도록 한 이더넷 리피팅 회로에 관한 것이다. 본 발명은 상위 계층과 접속하는 MAC(Media Access Control)와, 라인을 통해 단말 장치에 접속하는 다수 개의 잭과, 해당 잭을 통해 단말 장치와 데이터를 송수신하는 다수 개의 트랜스포머를 구비하는 이더넷 리피팅 회로에 있어서, 자동 센싱 기능에 의해 입력 데이터의 속도를 감지하여 고속 데이터 또는 저속 데이터를 리피팅시켜 다시 상기 잭의 다른 포트로 전송하거나 상호 리피팅 백플레인 인터페이스를 통해서 다른 리피터로 전송하는 다수 개의 패스트 이더넷 리피터와; 상기 MAC와 패스트 이더넷 리피터간의 데이터 송수신을 위해서 신호 레벨 및 타이밍에 맞추어 해당 데이터를 변환시켜 주는 논리 회로부와; MII(Media Independent Interface)를 이용해 상기 저속 데이터를 상기 고속 데이터로 변환하거나 상기 고속 데이터를 상기 저속 데이터로 변환하는 브리지 제어부와; 상기 고속 데이터를 상기 저속 데이터로 변환할 경우에 상기 고속 데이터를 잠시 버퍼링해 주는 메모리부를 포함하여 이루어진 것을 특징으로 한다. 다르게는, 상기 각 패스트 이더넷 리피터는 상기 저속 데이터를 다른 리피터로 전송하기 위한 제1상호 리피팅 백플레인 인터페이스와 상기 고속 데이터를 다른 리피터로 전송하기 위한 제2상호 리피팅 백플레인 인터페이스를 통해 서로 내부적으로 연결시켜 주고 있으며, 상기 브리지 제어부 대신에 브리지 제어 기능을 내장하여 상기 저속 데이터를 상기 고속 데이터로 변환하거나 상기 고속 데이터를 상기 저속 데이터로 변환하는 것을 특징으로 한다.</p> |
