发明名称 |
时钟控制系统和方法 |
摘要 |
第一和第二并行处理器以包括同步独立模式在内的多种模式中的一种模式运行。每个处理器包括一个时钟,用于有选择地提供第一高频时钟信号给两个处理器。每个处理器还包括工作在比第一频率低的第二频率的电子电路,它产生时钟选择信号,该信号从第一和第二处理器的时钟中选择一个时钟作为两个处理器的时钟。电子电路根据模式改变信号而产生较低频率的时钟切换控制信号。较低频率的时钟控制信号在被用来选择时钟中的一个时钟前被再定时以使得它们和第一频率时钟信号同步。 |
申请公布号 |
CN1090779C |
申请公布日期 |
2002.09.11 |
申请号 |
CN96194251.7 |
申请日期 |
1996.03.25 |
申请人 |
艾利森电话股份有限公司 |
发明人 |
K·G·斯特拉林 |
分类号 |
G06F11/00;G06F11/16;G06F1/10;G06F1/12;G06F15/16 |
主分类号 |
G06F11/00 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
程天正;傅康 |
主权项 |
1.一种时钟控制系统,包括:能以多模式运行的第一和第二处理器,每个处理器包括:有选择地提供第一频率时钟信号给第一和第二处理器的一个时钟,以及电子电路,以比第一频率低的第二频率运行,产生时钟选择信号,该信号根据处理器工作模式的改变而从第一和第二处理器的时钟中选择一个时钟来作为两个处理器的、或两个处理器中的一个处理器的时钟。 |
地址 |
瑞典斯德哥尔摩 |