发明名称 具有高深宽比率浅沟槽隔离及氧或场植入之有效隔离
摘要 一种形成具有一较高深宽比率的浅沟槽隔离(STI)之方法,此方法提较窄及较深沟槽隔离区的形成,而避免由于过度蚀刻及严重的微承载效应的基板损坏,此外,此产生均匀深度的沟槽,而避免在沟槽底部的蚀刻残留问题,此方法系藉由使用一制程而达成,系于蚀刻一沟槽,且一氧化层沿着沟槽底部及侧壁长成,氧或场隔离离子然后植入于沟槽的底部,一氮化物间隙壁然后沿着沟槽底部及侧壁而形成,按着一等向的蚀刻移除沟槽底部的氮化物及氧化物,一氧化物沈积然后填充沟槽,接着一平坦化步骤而完成隔离结构。
申请公布号 TW501226 申请公布日期 2002.09.01
申请号 TW090115385 申请日期 2001.06.26
申请人 特许半导体制造公司 发明人 查察梁;安国铿;苏艾历斯;陈兰
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 林火泉 台北市忠孝东路四段三一一号十二楼之一
主权项 1.一种制造一积体电路隔离区之方法,系包括有:提供一半导体基板;形成一第一氧化层覆接于该基板上;沈积一第一氮化层覆接于该第一氧化层上;图案化及蚀刻掉一部份的该第一氮化层该第一氧化层,而形成一开口于该基板上;各向异性的蚀刻在该开口区中的该基板,以形成一沟槽;热长成一第二氧化层于该沟槽表面上;植入离子于该沟槽底面的该基板中,因此,形成一氧化矽区于该沟槽下;沈积一第二氮化层覆接于该第一氮化层上,且覆盖在沟槽表面的该第二氧化层表面上;各向异性的蚀刻在该沟槽底部的该第二氮化层及该第二氧化层,可以在该沟槽侧壁上形成氮化物间隙壁,且暴露出该氧化矽区;沈积一第三氧化层.以填充该沟槽;及平坦化表面,以暴露出该第一氧化层,而完成该积体电路隔离区的制造。2.如申请专利范围第1项所述之方法,其中该第一氧化层系藉由湿式或乾式热氧化法而长成,以达到一个在200到500埃之间的厚度。3.如申请专利范围第1项所述之方法,其中该第一氮化层系藉由使用NH3及SiH4的低压化学气相沈积(LPCVD)于约700℃而沈积,以达到一个在500到1500埃之间的厚度。4.如申请专利范围第1项所述之方法,其中该第二氧化层系藉由乾式热氧化法于1000℃及30到40分钟而长成,以达到一个在200到250埃之间的厚度。5.如申请专利范围第1项所述之方法,其中该离子系为氧离子植入,系具有一个在1015到1017atom/cm2之间的剂量及在60到80KeV之间的能量。6.如申请专利范围第1项所述之方法,其中该离子系包括含有B、BF2.P、As、Ge、及Sb的组群之一,且具有一个在1012到1013atom/cm2之间的剂量及在30到60KeV之间的能量。7.如申请专利范围第1项所述之方法,其中该第二氮化层系藉由使用NH3及SiH4的低压化学气相沈积(LPCVD)于约700℃而沈积,以达到一个在500到1500之间的厚度。8.如申请专利范围第1项所述之方法,其中该第三氧化层系藉由高密度电浆沈积,以达到一个在6000到10000埃之用的厚度。9.一种制造一积体电路隔离区之方法,系包括有:提供一半导体基板;形成一第一氧化层覆接于该基板上;沈积一第一氮化层覆接于该第一氧化层上;图案化及蚀刻掉一部份的该第一氮化层该第一氧化层,而形成一开口于该基板上;各向异性的蚀刻在该开口区的该基板,以形成一沟槽;热长成一第二氧化层于该沟槽表面上;植入离子于该沟槽底部的该基板中,该离子系具有一个在1015到1017atom/cm2之间的剂量及在60到80KeV之间的能量,因此,形成一氧化矽区于该沟槽下;沈积一第二氮化层覆接于该第一氮化层上,且覆盖在沟槽表面的该第二氧化层表面上;各向异性的蚀刻在该沟槽底部的该第二氮化层及该第二氧化层,盘以在该沟槽侧壁上形成,氮化物间隙壁,且暴露出该氧化矽区;沈积一第三氧化层,以填充该沟槽;及平坦化表面,以暴露出该第一氧化层,而完成该积体电路隔离区的制造。10.如申请专利范围第9项所述之方法,其中该第一氧化层系藉由湿式或乾式热氧化法而形成,以达到一个在200到500埃之间的厚度。11.如申请专利范围第9项所述之方法,其中该第一氮化层系藉由使用NH3及SiH4的低压化学气相沈积(LPCVD)于约700℃而沈积,以达到一个在500到1500埃之间的厚度。12.如申请专利范围第9项所述之方法,其中该第二氧化层系藉由乾式热氧化法于1000℃及30到40分钟而长成,以达到一个在200到250埃之间的厚度。13.如申请专利范围第9项所述之方法,其中该第二氮化层系藉由使用NH3及SiH4的低压化学气相沈积(LPCVD)于约700℃而沈积,以达到一个在500到1500埃之间的厚度。14.如申请专利范围第9项所述之方法,其中该第三氧化层系藉由高密度电浆沈积,以达到一个在6000到10000埃之间的厚度。15.一种制造一积体电路隔离区之方法,系包括有:提供一半导体基板;形成一第一氧化层覆接于该基板上;沈积一第一氮化层覆接于该第一氧化层上;图案化及蚀刻掉一部份的该第一氮化层该第一氧化层,而形成一开口于该基板上;各向异性的蚀刻在该开口区的评基板,以形成一沟槽;热长成一第二氧化层于该沟槽表面上;植入离子于该沟槽底部的该基板中,该离子系具有一个在1012到1013atom/cm2之间的剂量及在30到60KeV之间的能量,该离子系包括含有B、BF2.P、As、Ge、及Sb的组群之一,因此,形成一氧化矽区于该沟槽下;沈积一第二氮化层覆接于该第一氮化层上,且覆盖在沟槽表面的该第二氧化层表面上;各向异性的蚀刻在该沟槽底部的该第二氮化层及该第二氧化层,藉以在该沟槽侧壁上形成氮化物间隙壁,且暴露出该氧化矽区;沈积一第三氧化层,以填充该沟槽;及平坦化表面,以暴露出该第一氧化层,而完成该积体电路隔离区的制造。16.如申请专利范围第15项所述之方法,其中该第一氧化层系藉由湿式或乾式热氧化法而形成,以达到一个在200到500埃之间的厚度。17.如申请专利范围第15项所述之方法,其中该第一氮化层系藉由使用NH3及SiH4的低压化学气相沈积(LPCVD)于约700℃而沈积,以达到一个在500到1500埃之间的厚度。18.如申请专利范围第15项所述之方法,其中该第二氧化层系藉由乾式热氧化法于1000℃及30到40分钟而长成,以达到一个在200到250埃之间的厚度。19.如申请专利范围第15项所述之方法,其中该第二氮化层系藉由使用NH3及SiH4的低压化学气相沈积(LPCVD)于约700℃而沈积,以达到一个在500到1500项之间的厚度。20.如申请专利范围第15项所述之方法,其中该第三氧化层系藉由高密度电浆沈积,以达到一个在6000到10000埃之间的厚度。图式简单说明:第1图到第5图系说明本发明一较佳实施例之横剖面图。
地址 美国