发明名称 | 一种直接存储器访问控制器 | ||
摘要 | 本实用新型公开了一种直接存储器访问控制器,包括总线BUSA、总线BUSB、定时器、译码逻辑、状态寄存器、控制寄存器、命令寄存器组、描述符寄存器组、现场寄存器组、状态机、数据缓冲队列FIFO;定时器与总线BUSA双向连接,定时器输入端与译码逻辑输出端、控制寄存器输出端相连接,定时器输出端与状态寄存器输入端、状态机输入端相连接。所述直接存储器访问控制器的定时器可以提供周期性的信号而且也可以由操作人员自行设置,这使总线的效率和人员的工作效率得到提高。 | ||
申请公布号 | CN2507066Y | 申请公布日期 | 2002.08.21 |
申请号 | CN01256383.8 | 申请日期 | 2001.10.18 |
申请人 | 深圳市中兴集成电路设计有限责任公司 | 发明人 | 王良清 |
分类号 | G06F13/14 | 主分类号 | G06F13/14 |
代理机构 | 代理人 | ||
主权项 | 1.一种直接存储器访问控制器,其特征在于:所述直接存储器访问控制器包括总线BUSA、总线BUSB、定时器、译码逻辑、状态寄存器、控制寄存器、命令寄存器组、描述符寄存器组、现场寄存器组、状态机、数据缓冲队列FIFO;所述总线BUSA分别与定时器、状态寄存器、控制寄存器、命令寄存器组、描述符寄存器组双向连接,并与译码逻辑输入端、现场寄存器组输出端相连接;总线BUSB分别与数据缓冲队列FIFO、状态机双向连接,并与描述符寄存器组输入端、现场寄存器组输入端相连接;定时器输出端与状态寄存器输入端、状态机输入端相连接,定时器输入端与译码逻辑输出端、控制寄存器输出端相连接;译码逻辑输出端与状态寄存器输入端、控制寄存器输入端、命令寄存器组输入端、描述符寄存器组输入端、现场寄存器组输入端相连接;状态寄存器输入端与状态机输出端相连接,状态寄存器输出端与状态机输入端相连接;控制寄存器输出端与状态机输入端相连接;命令寄存器组输出端与现场寄存器组输入端、状态机输入端相连接;描述符寄存器组输入端与状态机输出端相连接,描述符寄存器组输出端与状态机输入端相连接;现场寄存器组输入端与状态机输出端相连接,现场寄存器组输出端与状态机输入端相连接。 | ||
地址 | 518058广东省深圳市南山区麒麟路1号科技创业服务中心9楼 |