Halbleiterspeicher mit Verzögerungsregelkreis

摘要

Ein synchroner Halbleiterspeicher (1) mit dynamischen Speicherzellen (21, 22) weist einen Verzögerungsregelkreis (40) auf, um ein Taktsignal (CLKOUT), welches Datenausgangstreiber (3) ansteuert, auf ein extern zugeführtes Taktsignal (CLK) synchronisieren. Ein Update des Verzögerungsregelkreises (40) wird während des Lesezustands (R) des Halbleiterspeichers (1) unterdrückt. Ein entsprechendes Steuersignal (X) wird von einer State Machine (50) erzeugt und dem Phasenregelkreis (40) zugeführt. Druch die Erfindung wird eine möglichst exakte Synchronisierung der Datenausgabe auf das zugeführte Taktsignal (CLK) mit einfachen Schaltungsmitteln erreicht.