发明名称 自行对准金属矽化物之结构及制造方法
摘要 一种自行对准金属矽化物之结构及制造方法。首先提供具有表面升高的浅沟渠绝缘结构的半导体基底,其包括主动区域,此浅沟渠绝缘结构包括绝缘层,用以隔离主动区域且绝缘层表面高于主动区域表面,并主动区域上已形成闸极氧化层和闸极,此浅沟渠绝缘结构为本发明之第一特征。其次分别在闸极两侧和绝缘层之间的半导体基底表面下,形成轻掺杂源极区和轻掺杂汲极区,并在闸极的侧边,形成间隙壁。接着以间隙壁为罩幕,分别在间隙壁两侧和绝缘层之间的半导体基底表面下,形成重掺杂的源极/汲极区。之后进行金属离子植入和回火步骤,以间隙壁和绝缘层做为罩幕,在闸极表面和重掺杂源极/汲极区表面下形成金属矽化物层,此为本发明之第二特征。
申请公布号 TW396410 申请公布日期 2000.07.01
申请号 TW087114057 申请日期 1998.08.26
申请人 联华电子股份有限公司 发明人 谢咏芬
分类号 H01L21/28 主分类号 H01L21/28
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种自行对准金属矽化物之制造方法,该方法包括:提供具有一表面升高的浅沟渠绝缘结构的一半导体基底,该半导体基底包括一主动区域,该浅沟渠绝缘结构用以隔离该主动区域,且该浅沟渠绝缘结构表面高于该主动区域表面,并该主动区域上已形成一闸极氧化层和一闸极;形成一轻掺杂源极区和一轻掺杂汲极区,分别在该闸极两侧和该浅沟渠绝缘结构之间的该半导体基底表面下形成一间隙壁,在该闸极的侧边;以该间隙壁为罩幕,形成一重掺杂源极区和一重掺杂汲极区,分别在该间隙壁两侧和该浅沟渠绝缘结构之间的该半导体基底表面下;以及进行一金属离子植入和回火步骤,以该间隙壁和该浅沟渠绝缘结构做为罩幕,在该闸极表面和该重掺杂源极区表面、以及该重掺杂汲极区表面下形成一金属矽化物层。2.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中更包括去除部分该浅沟渠绝缘结构顶部。3.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中形成该轻掺杂源极区和该轻掺杂汲极区的方式藉由使用离子植入法,并以该闸极和该浅沟渠绝缘结构为罩幕。4.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中形成该间隙壁的方式系低压化学气相沉积法和乾式蚀刻法。5.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中形成该重掺杂源极区和该重掺杂汲极区的方式藉由使用离子植入法,并以该闸极和该浅沟渠绝缘结构、以及该间隙壁为罩幕。6.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中该金属矽化物包括钴。7.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中该金属矽化物包括铬。8.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中该金属矽化物包括钛。9.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中该金属矽化物包括钨。10.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中该半导体基底包括一矽(111)基底或一矽(100)基底。11.如申请专利范围第10项所述自行对准金属矽化物之制造方法,其中形成该金属矽化物的方式更包括:在约100kev能量和约350℃的温度下,植入约1.11017离子/cm2剂量的钴;在约560℃下,进行约1小时的一第一回火步骤;以及在约1000℃下,进行约1-24小时的一第二回火步骤,形成一层厚度约500埃且连续的矽化钴层。12.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中该半导体基底包括一矽(001)基底。13.如申请专利范围第12项所述自行对准金属矽化物之制造方法,其中形成该金属矽化物的方式更包括:在约100kev能量和约350℃的温度下,植入约1.11017离子/cm2剂量的钴;在约560℃下,进行约1小时的一第一回火步骤;以及在约1000℃下,进行约1-24小时的一第二回火步骤,形成一层厚度约500埃且连续的矽化钴层。14.如申请专利范围第1项所述自行对准金属矽化物之制造方法,其中形成该表面升高的浅沟渠绝缘结构之方法包括:提供一半导体基底;形成一闸极氧化层,在该半导体基底上;形成一第一多晶矽层,在该闸极氧化层上;形成一氮化矽层,在该多晶矽层上;形成一沟渠,在该半导体基底和该闸极氧化层、以及该多晶矽层中;形成一衬氧化层,在该沟渠内侧表面上;形成一绝缘层,填满该沟渠;去除该氮化矽层;去除在该氮化矽层上的部份该绝缘层;形成一第二多晶矽层,在该第一多晶矽层和该沟渠上;以及非等向性地去除部分该第二多晶矽层和部分该第一多晶矽层、以及部分该闸极氧化层,则未被去除且邻接的部分该第二多晶矽层和部分该第一多晶矽层形成一闸极。15.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中形成该闸极氧化层的方式系乾式氧化法。16.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中该闸极氧化层的厚度约50埃。17.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中形成该第一多晶矽层的方式系低压化学气相沉积法。18.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中形成该沟渠包括使用微影蚀刻法,依序蚀刻部分该氮化矽层、部分该第一多晶矽层、以及部分该闸极氧化层。19.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中形成该衬氧化层的方式系热氧化法。20.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中形成该绝缘层的方式系常压化学气相沉积法。21.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中该绝缘层包括四邻乙氧基矽酸盐。22.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中去除该氮化矽层的蚀刻剂包括热磷酸溶液。23.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中去除该氮化矽层上部份该绝缘层之蚀刻剂包括氢氟酸溶液。24.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中形成该第二多晶矽层的方式系低压化学气相沉积法。25.如申请专利范围第14项所述自行对准金属矽化物之制造方法,其中形成该闸极的方式系微影蚀刻法。26.一种形成表面升高的浅沟渠绝缘结构之方法,该方法包括:形成一闸极氧化层,在该半导体基底上;形成一多晶矽层,在该闸极氧化层上;形成一氮化矽层,在该多晶矽层上;形成一沟渠,在该半导体基底和该闸极氧化层、以及该多晶矽层中;形成一衬氧化层,在该沟渠内侧表面上;形成一绝缘层,填满该沟渠;去除该氮化矽层;以及去除在该氮化矽层上的部份该绝缘层。27.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中形成该闸极氧化层的方式系乾式氧化法。28.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中该闸极氧化层的厚度约50埃。29.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中形成该多晶矽层的方式系低压化学气相沉积法。30.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中形成该沟渠包括使用微影蚀刻法,依序蚀刻部分该氮化矽层、部分该多晶矽层、以及部分该闸极氧化层。31.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中形成该衬氧化层的方式系热氧化法。32.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中形成该绝缘层的方式系常压化学气相沉积法。33.如申请专利范围第26项述形成表面升高的浅沟渠绝缘结构之方法,其中该绝缘层包括四邻乙氧基矽酸盐。34.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中去除该氮化矽层的蚀刻剂包括热磷酸溶液。35.如申请专利范围第26项所述形成表面升高的浅沟渠绝缘结构之方法,其中去除该氮化矽层上部份该绝缘层之蚀刻剂包括氢氟酸溶液。36.一种自行对准金属矽化物之结构,该结构包括:一具有一表面升高的浅沟渠绝缘结构的一半导体基底,该半导体基底包括一主动区域,该浅沟渠绝缘结构用以隔离该主动区域,且该浅沟渠绝缘结构表面高于该主动区域表面;一闸极氧化层,位于部分该主动区域上;一闸极,位于该闸极氧化层上;一间隙壁,位于该闸极侧边;一源极区和一汲极区,分别位于该闸极两侧与该绝缘层之间的该半导体基底表面下;以及一金属矽化物层,位于该部分源极区表面和该部分汲极区表面、以及闸极表面下。图式简单说明:第一图A-第一图D绘示习知一种浅沟渠隔离之制造流程剖面示意图;第二图A-第二图C绘示习知一种自行对准金属矽化物的制造流程剖面示意图,采用浅沟渠隔离做为元件隔离区;第三图A-第三图E绘示依照本发明之一较佳实施例,一种表面升高的浅沟渠隔离之制造流程剖面示意图,而第三图E绘示后续此浅沟渠隔离制程,形成闸极之剖面示意图;第四图A-第四图C绘示为接续第三图A-第三图E,一种自行对准金属矽化物之制造流程剖面示意图;第五图绘示在矽(111)中矽化钴化合物的厚度与离子植入剂量的函数对应图;以及第六图绘示分别在矽(111)、矽(001)中矽化钴化合物面积的覆盖率与离子植入剂量的函数对应图。
地址 新竹科学工业园区新竹巿力行二路三号