具有可选择的时钟端接的同步存储器模块与存储器系统

摘要

本发明包括在时钟/时钟缓冲器与存储器模块的元件间提供可选择的时钟端接的存储器系统和/或存储器模块。本发明提供正向与反向全兼容的一个存储器解决方法。本发明提供存储器模块本身,为在该组件上使用而设计的FET开关,以及包括启动/禁止引脚以使用这些模块的系统。该发明将允许对存储器模块进行开发以便能在现有(新兴)存储器子系统中运行,并且满足不要求改变现有(新兴)系统的未来存储器子系统对低能耗/低针数的需求,对于184针寄存式DIMM而言,节能将大于等于200mw/DIMM,而且与地址/控制线一样,允许系统串行连接DIMM时钟,借此,来扩大地址/控制窗口并增强系统的读回路定时功能。

主权项

1.一种存储器部件，具有一个可选择的系统级时钟端接。