| 主权项 |
1.一种具有防止静电放电破坏之III-V族发光二极体结构,包括:一透明基底;一晶核区域层,具有一第一晶核层与一第二晶核层,分别位于该透明基底上,该第一与该第二晶核层区彼此隔离;一导电缓冲区域层,具有一第一导电缓冲层与一第二导电缓冲层,分别位于该第一晶核层与该第二晶核层上;一第一束缚层,位在该第一导电缓冲层上,其中该第一束缚层之掺杂物与该导电缓冲区域层之掺杂物为同型;一主动层,位在该第一束缚层上,该主动层系由掺杂之III-V族元素为主的半导体材料所构成;一第二束缚层,位在该主动层上,其中该第二束缚层之掺杂物与该第一束缚层之掺杂物为不同型;一接触层,位在该第二束缚层上,其中该接触层之掺杂物与该第二束缚层之掺杂物为同型;一第一电极,位在该接触层上;一第二电极,与该第一导电缓冲层接触,并且与该第一与该第二束缚层、该主动层、该接触层与该透明电极隔离;一第三电极,位于该第二缓冲导电层上,且与该第二导电缓冲层构成一萧特基接触二极体,该第三电极更与该第二电极电性耦接;以及一第四电极,位于该第二缓冲导电层上,且与该第三电极区域隔离、该第四电极更与该第一电极电性耦接。2.如申请专利范围第1项所述之防止静电放电破坏之III-V族发光二极体结构,其中该掺杂之主动层以III-V族元素为主的半导体化合物包括AlaInbGa1-a-bN/AlxInyGa1-x-yN之多重量子井,其中a,b≧0;0≦a+b<1;x,y≧0;0≦x+y<1;x>c>a。3.如申请专利范围第1项所述之防止静电放电破坏之III-V族发光二极体结构,其中该透明基底之材料至少包括蓝宝石(sapphire)、碳化矽(SiC)、氧化锌(ZnO)、玻璃、GaN、AlN基底。4.如申请专利范围第1项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第一电极为透明电极。5.如申请专利范围第4项所述之防止静电放电破坏之III-V族发光二极体结构,其中该透明电极之材料至少包括半导体制程常用金属及其彼此之间之多层组合,N-型之透明导电氧化层(transparent conductive oxide,TCO)、ITO、CTO、Zn2SnO4.ZnSnO3.MgIn2O4.GaInO3.(Ga,In)2O3.Zn2In2O5.In4Sn3O12.AgInO2:Sn与In2O3:Zn,或P型之TCO、CuAlO2.LaCuOS、CuGaO2与SrCu2O2。6.如申请专利范围第1项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第二电极之材料包括Ti/Al。7.如申请专利范围第1项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第三电极之材料包括半导体制程常用金属及其彼此之间之多层组合。8.如申请专利范围第1项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第四电极之材料包括Ti/Al。9.一种防止静电放电破坏之III-V族发光二极体结构,包括:一透明基底;一晶核区域层,具有一第一晶核层与一第二晶核层,分别位于该透明基底上,该第一与该第二晶核层区彼此隔离;一导电缓冲区域层,具有一第一导电缓冲层与一第二导电缓冲层,分别位于该第一晶核层与该第二晶核层上;一掺杂区,位于该第二导电缓冲层中且邻接该第二导电缓冲层的表面,使该掺杂区与该第二导电缓冲层构成一p-n接面二极体;一第一束缚层,位在该第一导电缓冲层上,其中该第一束缚层之掺杂物与该导电缓冲区域层之掺杂物为同型;一主动层,位在该第一束缚层上,该主动层系由掺杂之III-V族元素为主的半导体材料所构成;一第二束缚层,位在该主动层上,其中该第二束缚层之掺杂物与该第一束缚层之掺杂物为不同型;一接触层,位在该第二束缚层上,其中该接触层之掺杂物与该第二束缚层之掺杂物为同型,一第一电极,位在该接触层上;一第二电极,与该第一导电缓冲层接触,并且与该第一与该第二束缚层、该主动层、该接触层与该透明电极隔离;一第三电极,位于该第二缓冲导电层中之该掺杂区上,该第三电极更与该第二电极电性耦接;以及一第四电极,位于该第二缓冲导电层上,且与该第三电极区域隔离,该第四电极更与该第一电极电性耦接。10.如申请专利范围第9项所述之防止静电放电破坏之III-V族发光二极体结构,其中该掺杂之主动层以三-五族元素为主的半导体化合物包括AlaInbGa1-a-bN/AlxInyGa1-x-yN之多重量子井,其中a,b≧0;0≦a+b<1;x,y≧0;0≦x+y<1;x>c>a。11.如申请专利范围第9项所述之防止静电放电破坏之III-V族发光二极体结构,其中该透明基底之材料至少包括蓝宝石(sapphire)、碳化矽(SiC)、氧化锌(ZnO)、玻璃、GaN、AlN基底。12.如申请专利范围第9项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第一电极为一透明电极。13.如申请专利范围第12项所述之防止静电放电结构之III-V族发光二极体结构,其中该透明电极之材料至少包括半导体制程常用金属及其彼此之间之多层组合,N-型之透明导电氧化层(transparent conductive oxide,TCO)、ITO、CTO、Zn2SnO4.ZnSnO3.MgIn2O4.GaInO3.(Ga,In)2O3.Zn2In2O5.In4Sn3O12.AgInO2:Sn与In2O3:Zn,或P型之TCO、CuAlO2.LaCuOS、CuGaO2与SrCu2O2。14.如申请专利范围第9项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第二电极之材料包括Ti/Al。15.如申请专利范围第9项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第三电极之材料包括半导体制程常用金属及其彼此之间之多层组合包括Ni、Au、Pd、Pt、Cr、Co。16.如申请专利范围第9项所述之防止静电放电破坏之III-V族发光二极体结构,其中该第四电极之材料包括Ti/Al。17.一种防止静电放电破坏之III-V族发光二极体结构,包括:一透明基底;一导电缓冲区域层,具有一第一导电缓冲层与一第二导电缓冲层,分别位于该第一晶核层与该第二晶核层上;一主动结构层,位于该第一导电缓冲层上,该主动结构层系包括掺杂之III-V族元素为主所构成的半导体材料;一接触层,位在该主动结构层上,其中该接触层之掺杂物与该第二束缚层之掺杂物为同型;一第一电极,位在该接触层上;一第二电极,与该第一导电缓冲层接触,并且与该主动结构层、该接触层与该透明电极隔离;一第三电极,位于该第二缓冲导电层上,且与该第二导电缓冲层构成一萧特基二极体,该第三电极更与该第二电极电性耦接;以及一第四电极,位于该第二缓冲导电层上,且与该第三电极区域隔离,该第四电极更与该第一电极电性耦接。18.如申请专利范围第17项所述之防止静电放电破坏之III-V族发光二极体结构,其中更包括一晶核区域层,具有一第一晶核层与一第二晶核层,分别位于该透明基底与对应之该第一与该第二导电缓冲层之间,该第一与该第二晶核层区彼此隔离。19.如申请专利范围第17项所述之防止静电放电破坏之III-V族发光二极体结构,其中该主动结构层更包括:一第一束缚层,位在该第一导电缓冲层上,其中该第一束缚层之掺杂物与该导电缓冲区域层之掺杂物为同型;一主动层,位在该第一束缚层上,该主动层系由掺杂之III-V族元素为主的半导体材料所构成;以及一第二束缚层,位在该主动层上,其中该第二束缚层之掺杂物与该第一束缚层之掺杂物为不同型。20.一种防止静电放电破坏之III-V族发光二极体结构,包括:一透明基底;一导电缓冲区域层,具有一第一导电缓冲层与一第二导电缓冲层,分别位于该第一晶核层与该第二晶核层上;一掺杂区,位于该第二导电缓冲层中且邻接该第二导电缓冲层的表面,使该掺杂区与该第二导电缓冲层构成一p-n接合面二极体;一主动结构层,位于该第一导电缓冲层上,该主动结构层系包括掺杂之III-V族元素为主所构成的半导体材料;一接触层,位在该主动结构层上,其中该接触层之掺杂物与该第二束缚层之惨杂物为同型;一第一电极,位在该接触层上;一第二电极,与该第一导电缓冲层接触,并且与该主动结构层、该接触层与该透明电极隔离;一第三电极,位于该第二缓冲导电层中之该掺杂区上,该第三电极更与该第二电极电性耦接;以及一第四电极,位于该第二缓冲导电层上,且与该第三电极区域隔离,该第四电极更与该第一电极电性耦接。21.如申请专利范围第20项所述之防止静电放电破坏之III-V族发光二极体结构,其中更包括一晶核区域层,具有一第一晶核层与一第二晶核层,分别位于该透明基底与对应之该第一与该第二导电缓冲层之间,该第一与该第二晶核层区彼此隔离。22.如申请专利范围第17项所述之防止静电放电破坏之III-V族发光二极体结构,其中该主动结构层更包括:一第一束缚层,位在该第一导电缓冲层上,其中该第一束缚层之掺杂物与该导电缓冲区域层之掺杂物为同型;一主动层,位在该第一束缚层上,该主动层系由掺杂之III-V族元素为主的半导体材料所构成;以及一第二束缚层,位在该主动层上,其中该第二束缚层之掺杂物与该第一束缚层之掺杂物为不同型。23.一种具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,包括:一种具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,包括:一透明基底;一导电缓冲区域层,具有一第一导电缓冲层与一第二导电缓冲层,分别位于该第一晶核层与该第二晶核层上;一主动结构层,位于该第一导电缓冲层上,该主动结构层系包括掺杂之III-V族元素为主所构成的半导体材料;一接触层,位在该主动结构层上,其中该接触层之掺杂物与该第二束缚层之掺杂物为同型;一第一电极,位在该接触层上;一第二电极,与该第一导电缓冲层接触,并且与该主动结构层、该接触层与该透明电极隔离;一第三电极,位于该第二缓冲导电层上,且与该第二导电缓冲层构成上萧特基二极体;一第四电极,位于该第二缓冲导电层上,且与该第三电极区域隔离;一绝缘基板;一第一导电膜区域,位于该绝缘基板上;一第二导电膜区域,位于该绝缘基板上,并与该第一导电膜区域电性隔离;一第一与一第二电性连接层,其中该第一电性连接层耦接该第一导电膜区域与该第一电极,该第二电性连接层耦接该第一导电膜区域与该第四电极,使该第一与该第四电极电性耦接;以及一第三电性连接层,耦接该第二导电膜区域、该第二电极与该第三电极。24.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中更包括一晶核区域层,具有一第一晶核层与一第二晶核层,分别位于该透明基底与对应之该第一与该第二导电缓冲层之间,该第一与该第二晶核层区彼此隔离。25.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该主动结构层更包括:一第一束缚层,位在该第一导电缓冲层上,其中该第一束缚层之掺杂物与该导电缓冲区域层之掺杂物为同型;一主动层,位在该第一束缚层上,该主动层系由掺杂之III-V族元素为主的半导体材料所构成;以及一第二束缚层,位在该主动层上,其中该第二束缚层之掺杂物与该第一束缚层之掺杂物为不同型。26.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该掺杂之主动层以III-V族元素为主的半导体化合物包括AlaInbGa1-a-bN/AlxInyGa1-x-yN之多重量子井,其中a,b≧0;0≦a+b<1;x,y≧0;0≦x+y<1;x>c>a。27.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该透明基底之材料至少包括蓝宝石(sapphire)、碳化矽(SiC)、氧化锌(ZnO)、玻璃、GaN、AlN基底。28.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第一电极为透明电极。29.如申请专利范围第27项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该透明电极之材料至少包括半导体制程常用金属及其彼此之间之多层组合,N-型之透明导电氧化层(transparent conductive oxide,TCO)、ITO、CTO、Zn2SnO4.ZnSnO3.MgIn2O4.GaInO3.(Ga,In)2O3.Zn2In2O5.In4Sn3O12.AgInO2:Sn与 In2O3:Zn,或P型之TCO、CuAlO2.LaCuOS、CuGaO2与SrCu2O2。30.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第二电极之材料包括Ti/Al。31.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第三电极之材料包括半导体制程常用金属及其彼此之间之多层组合。32.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第四电极之材料包括Ti/Al。33.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该绝缘基板为一电路板。34.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该绝缘基板为一陶瓷板或玻璃。35.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第一与该第二导电膜区域为一铜箔或透明导电氧化层如,ITO、CTO、Zn2SnO4.ZnSnO3.MgIn2O4.GaInO3.(Ga,In)2O3.Zn2ln2O5.In4Sn3O12.AgInO2:Sn 与 In2O3:Zn、CuA1O2.LaCuOS、CuGaO2与SrCu2O2。36.如申请专利范围第23项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第一、该第二与该第三电性连接层为一焊锡、铟等低溶点金属。37.一种具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,包括:一透明基底;一导电缓冲区域层,具有一第一导电缓冲层与一第二导电缓冲层,分别位于该第一晶核层与该第二晶核层上;一掺杂区,位于该第二导电缓冲层中且邻接该第二导电缓冲层的表面,使该掺杂区与该第二导电缓冲层构成一p-n接面二极体;一主动结构层,位于该第一导电缓冲层上,该主动结构层系包括掺杂之III-V族元素为主所构成的半导体材料;一接触层,位在该主动结构层上,其中该接触层之掺杂物与该第二束缚层之掺杂物为同型;一第一电极,位在该接触层上;一第二电极,与该第一导电缓冲层接触,并且与该主动结构层、该接触层与该透明电极隔离;一第三电极,位于该第二缓冲导电层中之该掺杂区上;一第四电极,位于该第二缓冲导电层上,且与该第三电极区域隔离;一绝缘基板;一第一导电膜区域,位于该绝缘基板上;一第二导电膜区域,位于该绝缘基板上,并与该第一导电膜区域电性隔离;一第一与一第二电性连接层,其中该第一电性连接层耦接该第一导电膜区域与该第一电极,该第二电性连接层耦接该第一导电膜区域与该第四电极,使该第一与该第四电极电性耦接;以及一第三电性连接层,耦接该第二导电膜区域、该第二电极与该第三电极。38.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中更包括一晶核区域层,具有一第一晶核层与一第二晶核层,分别位于该透明基底与对应之该第一与该第二导电缓冲层之间,该第一与该第二晶核层区彼此隔离。39.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该主动结构层更包括:一第一束缚层,位在该第一导电缓冲层上,其中该第一束缚层之掺杂物与该导电缓冲区域层之掺杂物为同型;一主动层,位在该第一束缚层上,该主动层系由掺杂之III-V族元素为主的半导体材料所构成;以及一第二束缚层,位在该主动层上,其中该第二束缚层之掺杂物与该第一束缚层之掺杂物为不同型。40.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该掺杂之以III-V族元素为主的半导体化合物包括AlaInbGa1-a-bN/AlxInyGa1-x-yN之多重量子井,其中a,b≧0;0≦a+b<1;x,y≧0;0≦x+y<1;x>c>a。41.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该透明基底之材料至少包括蓝宝石(sapPhire)、碳化矽(SiC)、氧化锌(ZnO)、玻璃、GaN、AlN基底。42.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第一电极为一透明电极。43.如申请专利范围第42项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该透明电极之材料至少包括半导体制程常用金属及其彼此之间之多层组合,N-型之透明导电氧化层(transparent conductive oxide,TCO)、ITO、CTO、Zn2SnO4.ZnSnO3.MgIn2O4.GaInO3.(Ga,In)2O3.Zn2In2O5.In4Sn3O12.AgInO2:Sn与In2O3:Zn,或P型之TCO、CuAlO2.LaCuOS、CuGaO2与SrCu2O2。。44.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第二电极之材料包括Ti/Al。45.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第三电极之材料包括半导体制程常用金属及其彼此之间之多层组合包括Ni、Au、Pd、Pt、Cr、Co。46.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第四电极之材料包括Ti/Al。47.如申请专利范围第37项所述之具有覆晶组态之防上静电放电破坏之III-V族发光二极体结构,其中该绝缘基板为一电路板。48.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该绝缘基板为一陶瓷板或玻璃。49.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第一与该第二导电膜区域为一铜箔或透明导电氧化层如,ITO、CTO、Zn2SnO4.ZnSnO3.MgIn2O4.GaInO3.(Ga,In)2O3.Zn2In2O5.In4Sn3O12.AgInO2:Sn 与 In2O3:Zn、CuAlO2.LaCuOS、CuGaO2与SrCu2O2。50.如申请专利范围第37项所述之具有覆晶组态之防止静电放电破坏之III-V族发光二极体结构,其中该第一、该第二与该第三电性连接层为一焊锡、铟等低溶点金属。图式简单说明:第1图绘示习知之含III-V族元素之发光二极体的剖面示意图;第2A图绘示一种依据本发明之较佳实施例之利用矽掺杂之二极体做为防止静电放电破坏的等效电路图;第2B图绘示习知实施第2A图之具有矽掺杂之二极体的发光二极体结构剖面图;第3A图绘示一种依据本发明之较佳实施例之利用萧特基二极体做为防止静电放电破坏的等效电路图;第3B图绘示依据本发明之较佳实施例实施第3A图之具有萧特基二极体的发光二极体结构剖面图;第4A图绘示另一种依据本发明之较佳实施例之利用GaN分路二极体做为防止静电放电破坏的等效电路图;第4B图绘示依据本发明之较佳实施例实施第4A图之具有分路二极体的发光二极体结构剖面图;第5图绘示将第3B图或第4B图所绘示之发光二极体结构覆盖于一基板上的结构示意图;以及第6图绘示沿着第5图中之VI-VI的剖面示意图。 |
