| 发明名称 |
VERFAHREN ZUR DEADLOCKFREIEN KONFIGURATION VON DATENFLUSSPROZESSOREN UND BAUSTEINEN MIT ZWEI- ODER MEHRDIMENSIONALER PROGRAMMIERBARER ZELLSTRUKTUR (FPGAs, DPGAs, O. DGL.) |
| 摘要 |
|
| 申请公布号 |
DE59901446(D1) |
申请公布日期 |
2002.06.20 |
| 申请号 |
DE19995001446 |
申请日期 |
1999.02.25 |
| 申请人 |
PACT INFORMATIONSTECHNOLOGIE GMBH |
发明人 |
VORBACH, MARTIN;MUENCH, ROBERT |
| 分类号 |
G06F9/00;(IPC1-7):G06F9/00 |
主分类号 |
G06F9/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
