| 主权项 |
1.一种具有至少一个电容器之积体电路配置,其特征为:-电容器配置在基板(1)之表面上,-须配置电容器第二电极(P2)之至少一部份及第一电极(P1),使只有电容器第一电极(P1)之各侧面及第二电极(P2)之此部份之各侧面互相面对,-在电容器第一电极(P1)之互相面对之各侧面和电容器第二电极(P2)之上述部份之各侧面之间配置此电容器之介电质(KD),-电容器第二电极(P2)中只有上述部份是由一种预定金属所构成,-电容器第一电极(P1)由该预定金属所构成,-电容器第一电极(P1)配置在黏合层(HF)之第一部份上且第二电极(P2)配置在黏合层(HF)之第二部份上。2.如申请专利范围第1项之电路配置,其中电容器第二电极(P2)只由该部份所构成。3.如申请专利范围第1或第2项之电路配置,其中-电容器第一电极(P1)之各侧面垂直于基板(1)之表面而延伸且由电容器第一电极(P1)之上端延伸至电容器第一电极(P1)之下端,-电容器第二电极(P2)之上述部份之各侧面是垂直于基板(1)之表面而延伸且由电容器第二电极(P2)之上端延伸至电容器第二电极(P2)之下端。4.如申请专利范围第1或第2项之电路配置,其中电容器第二电极(P2)之该部份在侧面上围绕电容器第一电极(P1)。5.如申请专利范围第3项之电路配置,其中电容器第二电极(P2)之该部份在侧面上围绕电容器第一电极(P1)。6.如申请专利范围第1项之电路配置,其中-在黏合层(HF)之第一部份和第二部份之间配置一种填料结构(F),-电容器介电质(KD)配置在该填料结构(F)上。7.如申请专利范围第1或第2项之电路配置,其中电容器第一电极(P1)是与此电路配置之配置于此第一电极(P1)下方之半导体组件相连接。8.如申请专利范围第3项之电路配置,其中电容器第一电极(P1)是与此电路配置之配置于此第一电极(P1)下方之半导体组件相连接。9.如申请专利范围第7项之电路配置,其中-此记忆胞配置具有相同形式之记忆胞,-电容器和半导体组件是记忆胞之一部份,-各记忆胞之电容器之第二电极(P2)之上述部份互相连接。10.如申请专利范围第1项之电路配置,其中该预定金属是铂。11.一种具有至少一个电容器之积体电路配置之制造方法,其特征为:-在基板(1)上施加一种辅助层(H),-在辅助层(H)中产生至少第一凹口(V1)和第二凹口(V2),-至少在第一凹口(V1)之底部和第二凹口(V2)之底部上(但不是在辅助层(H)之上部表面上)产生一种黏合层(HF),-藉由电镀而在第一凹口(V1)中在黏合层(HF)之第一部份上产生此电容器之第一电极(P1)且在第二凹口(V2)中在黏合层(HF)之第二部份上产生电容器第二电极(P2)之至少一部份,-去除该辅助层(H),-在电容器第二电极(P2)之上述部份和第一电极(P1)之间产生电容器介电质(KD)。12.如申请专利范围第11项之方法,其中该电容器第二电极(P2)之该部份形成电容器第二电极(P2)之全部。13.如申请专利范围第11或第12项之方法,其中-该黏合层(HF)在产生该辅助层(H)之前施加于基板(1)上,-第一凹口(V1)和第二凹口(V2)到达该黏合层(HF),-在辅助层(H)去除之后藉由非等向性蚀刻使黏合层(HF)之裸露之部份被去除。14.如申请专利范围第13项之方法,其中-在该黏合层(HF)之裸露之部份被去除之后产生至少一个填料结构(F),其使黏合层(HF)之第一部份与第二部份相隔开,-电容器介电质(KD)产生于填料结构(F)上。15.如申请专利范围第11或第12项之方法,其中电容器第二电极(P2)之上述部份和电容器第一电极(P1)是由铂所产生。16.如申请专利范围第11或第12项之方法,其中须产生第二凹口(V2),使其在侧面围绕第一凹口(V1)。17.如申请专利范围第13项之方法,其中须产生第二凹口(V2),使其在侧面围绕第一凹口(V1)。18.如申请专利范围第11项之方法,其中-在产生电容器之前产生此电路配置之半导体组件,-电容器第一电极(P1)产生于半导体组件上且与此组件相连接。19.如申请专利范围第18项之方法,其中-产生此种具有相同构造之记忆胞之电路配置以作为记忆胞配置,-至少此电容器和半导体组件形成各记忆胞之一,-在产生第一凹口(V1)和第二凹口(V2)时,只有此辅助层(H)之这些部份(其在侧面上围绕记忆胞之电容器之即将产生之第一电极(P1),才会保留下来。20.如申请专利范围第19项之方法,其中-在辅助层(H)上产生各辅助结构(HN),其可选择性地对辅助层(H)而被蚀刻且覆盖即将产生之第一凹口(V1),-在辅助结构(NH)之侧面上产生各间隔层(SP),其可选择性地对辅助结构(HN)和辅助层(H)而被蚀刻,-选择性地对各间隔层(SP)和辅助层(H)而去除各辅助结构(HN),-选择性地对各间隔层(SP)藉由辅助层(H)之蚀刻而产生第一凹口(V1)和相连接之第二凹口(V2))。图式简单说明:第1a图在产生各电晶体,字元线(未显示),位元线(未显示),接触区中间氧化物,黏合层,辅助层,辅助结构和间隔层之后此基板之第一横切面。第1b图在第1a图之各步骤之后此基板之与第1a图之横切面相垂直之横切面。第2a图在去除各辅助结构且产生第一凹口及第二凹口之后第1a图之横切面。第2b图在第2a图之各步骤之后第1b图之横切面。第3a图在产生电容器第一电极,第二电极,隔离区和填料结构之后第2a图之横切面。第3b图之各步骤之后之第2b图之横切面。第4a图在产生电容器介电质和另一中间氧化物之后第3a图之横切面。第4b图在第4a图之各步骤之后第3b图之横切面。第4c图此基板之俯视图,其中显示电容器第一电极,电容器介电质和电容器第二电极。 |
