| 主权项 |
1.一种不挥发性半导体记忆装置,其特征具有:储存资料之复数个记忆单元(各个记忆单元具有对应于资料的阀値,上述复数个记忆单元是分别位于第1群与第2群的一方);及控制器;及资料锁存电路;上述控制器是在回应所被供给的1个指令之后来控制部份消去动作;上述部份消去动作具有:1)由上述复数的记忆单元中选择上述第1群的记忆单元与上述第2群的记忆单元;及2)将上述第1群之上述选择的记忆单元与上述第2群之上述选择的记忆单元之资料储存于上述资料锁存电路;及3)在上述资料锁存电路内的上述第2资料之上写入显示自外部供给的消去状态之消去资料;及4)消去上述第1群之上述选择的记忆单元及上述第2群之上述选择的记忆单元之资料;及5)在上述第1群之上述选择的记忆单元中将储存于上述资料锁存电路内的上述第1资料予以程式化,在上述第2群之上述选择的记忆单元中将写入上述资料锁存电路内的上述消去资料予以程式化之步骤。2.如申请专利范围第1项之不挥发性半导体记忆装置,其中上述1个指令为部份消去指令。3.如申请专利范围第2项之不挥发性半导体记忆装置,其中上述控制器在于控制回应与上述部份消去指令不同的消去指令而选择之记忆单元的消去动作。4.如申请专利范围第3项之不挥发性半导体记忆装置,其中上述第1群为管理领域,上述第2群为使用者领域。5.如申请专利范围第4项之不挥发性半导体记忆装置,其中上述复数个记忆单元的各个阀値电压为位于显示消去状态的领域及显示写入状态的复数个领域之其中一个领域。6.一种不挥发性半导体记忆装置,其特征具有:复数的资料线;及复数的字元线;及储存资料之复数个记忆单元(各个记忆单元具有对应于资料的阀値,上述复数个记忆单元分别结合于对应的资料线及对应的资料线,上述复数的字元线分别结合有第1群的记忆单元与第2群的记忆单元);及控制器;及结合于上述复数的资料线之资料锁存电路;上述控制器是在回应所被供给的1个指令之后来控制部份消去动作;上述部份消去动作具有:1)由上述复数的字元线来选择字元线;及2)将结合于上述选择的字元线之第1群的记忆单元与及第2群的记忆单元之资料储存于上述资料锁存电路;及3)在上述资料锁存电路内的上述第2群之上述记忆单元的资料上写入显示自外部供给的消去状态之消去资料;及4)消去结合于上述选择的字元线之上述第1群的记忆单元与及第2群的记忆单元之资料;及5)在上述第1群之上述选择的记忆单元中将储存于上述资料锁存电路内的上述资料予以程式化,在上述第2群之上述记忆单元中将写入上述资料锁存电路内的上述消去资料予以程式化之步骤。7.如申请专利范围第6项之不挥发性半导体记忆装置,其中上述1个指令为部份消去指令。8.如申请专利范围第7项之不挥发性半导体记忆装置,其中上述控制器在于控制回应与上述部份消去指令不同的消去指令而选择之结合于字元线的记忆单元的消去动作。9.如申请专利范围第8项之不挥发性半导体记忆装置,其中上述第1群为管理领域,第2群为使用者领域。10.如申请专利范围第9项之不挥发性半导体记忆装置,其中上述复数个记忆单元的各个阀値电压为位于显示消去状态的领域及显示写入状态的复数个领域之其中一个领域。11.如申请专利范围第10项之不挥发性半导体记忆装置,其中更具有回应指令而产生内部电压之电压产生电路。12.如申请专利范围第11项之不挥发性半导体记忆装置,其中上述复数个记忆单元的各个阀値电压是藉由隧道现象的利用而变化。13.一种不挥发性半导体记忆装置的部份消去动作的控制方法,其特征为:具有复数个记忆单元,各记忆单元具有对应于应储存的资料的阀値电压,各记忆单元是属于第1群或第2群的其中一方;具有下列步骤:(1)在上述复数各记忆单元内,属于上述第1群的记忆单元与属于上述第2群的记忆单元会被选择,(2)将上述第1群中所被选择的记忆单元的第1资料与上述第二群中所被选择的记忆单元的第2资料储存于实料锁存电路,(3)在上述第二资料上写入表示由外部供给的消去状态之消去资料,(4)消去上述第1群中所被选择的记忆单元与上述第2群中所被选择的记忆单元的资料,(5)将储存于上述资料锁存电路的第1资料予以程式化于上述第1群中所被选择的记忆单元,将写入上述资料锁存电路中的消去资料予以程式化于上述第2群中所被选择的记忆单元。14.一种不挥发性半导体记忆装置的部份消去动作的控制方法,其特征为:具有复数条的资料线,复数条的字元线,复数个记忆单元,控制器,及资料锁存电路;各记忆单元具有对应于应储存的资料的阀値电压,连接于所对应的字元线与所对应的资料线;各字元线是连接于第1群所属的记忆单元与第2群所属的记忆单元;具有下列步骤:(1)由上述复数条字元线来选择一字元线,(2)读出储存在连接于上述所被选择的字元线的第1群中所属的记忆单元与第2群中所属的记忆单元中的资料,并予以储存于上述资料锁存电路中,(3)在由上述第2群所属的记忆单元读出的资料上写入表示由外部供给的消去状态之消去资料,(4)消去连接于上述所被选择的字元线的第1群中所属的记忆单元与第2群中所属的记忆单元中的资料,(5)将储存于上述资料锁存电路的资料予以程式化于上述第1群所属的记忆单元,将写入资料锁存电路中的消去资料予以程式化于上述第2群所属的记忆单元。15.一种不挥发性半导体记忆装置,其特征为:具有复数个记忆单元,控制器,及资料锁存电路;各记忆单元具有对应于应储存的资料的阀値电压,是属于第1群或第2群的其中一方,上述控制器是对应于所被供给的1个指令来控制部份消去动作;具有:在上述复数各记忆单元内,选择属于上述第1群的记忆单元与属于上述第2群的记忆单元之选择手段;及将上述第1群中所被选择的记忆单元的第1资料与上述第2群中所被选择的记忆单元的第2资料储存于资料锁存电路之储存手段;及在上述第2资料上由外部写入表示消去状态的消去资料之写入手段;及消去上述第1群中所被选择的记忆单元与上述第2群中所被选择的记忆单元的资料之消去手段;及将储存于资料锁存电路的第1资料予以程式化于上述第1群所属的记忆单元中,将写入资料锁存电路的消去资料予以程式化于上述第2群所属的记忆单元中之程式化手段。16.一种不挥发性半导体记忆装置,其特征为:具有复数条的资料线,复数条的字元线,复数个记忆单元,控制器,及资料锁存电路;各记忆单元具有对应于应储存的资料的阀値电压,连接于所对应的字元线与所对应的资料线;各字元线是连接于第1群所属的记忆单元与第2群所属的记忆单元;控制器是对应于所被供给的1个指令来控制部份消去动作;资料锁存电路是连接于上述复数条资料线;具有:由上述复数条字元线来选择一字元线之选择手段;及读出储存在连接于上述所被选择的字元线的第1群中所属的记忆单元与第2群中所属的记忆单元中的资料,并予以储存于上述资料锁存电路中之储存手段;及在由上述第2群所属的记忆单元读出的资料上写入表示由外部供给的消去状态的消去资料之写入手段;及消去连接于上述所被选择的字元线的第1群中所属的记忆单元与第2群中所属的记忆单元的资料之消去手段;及将储存于上述资料锁存电路的资料予以程式化于上述第1群所属的记忆单元,将写入资料锁存电路中的消去资料予以程式化于上述第2群所属的记忆单元之程式化手段。图式简单说明:第1图系表本发明之第1实施形态,可将2位元的资讯写入到1个记忆单元,且可以读取该资讯之快闪记忆体1的整体的方块图。第2图系表记忆单元电晶体之一例的装置说明图。第3图系表快闪记忆体之指令的一例的说明图。第4图系表状态电晶体之各位元内容与输出入端子I/O0-I/O7之对应的一例的说明图。第5图系表在记忆体阵列中所含之资料锁存电路、位元线以及感测锁存电路之连接关系的一例的说明图。第6图系表资料锁存电路与输出入端子I/O4,I/O0之对应关系之一例的说明图。第7图系表以阈値电压分布图来表示4个値的资料与阈値电压之关系的说明图。第8图系表扇区一次消去与写入之电压条件的一例的说明图。第9图系表举例表示在4値写入处理中之各种的写入状态的说明图。第10图系表以在快闪记忆体中的感测锁存电路以及资料锁存电路为中心之构成的一例的电路图。第11图系表AND型记忆垫的一例的电路图。第12图系表NOR型记忆垫的一例的电路图。第13图系DiNOR型记忆垫的一例的电路图。第14图系表NAND型记忆垫的一例的电路图。第15图系表HiCR型记忆垫的一例的电路图。第16图系表根据第1指令(1FH)以及第2指令(40H)所指定之写入动作的一例的流程图。第17图系表〝01〞写入处理TS1的概略说明图。第18图系表〝00〞写入处理TS2的概略说明图。第19图系表〝10〞写入处理TS3的概略说明图。第20图系表不规律(erratic)/干扰检测处理TS4的概略说明图。第21图系表逻辑地表示资料锁存处理之演算内容的一例的说明图。第22图系表当采用第21图的演算逻辑时之对资料位元A,B之逻辑値的演算结果的逻辑値的说明图。第23图系表〝01〞写入处理TS1之更详细的一例的流程图。第24图系表〝10〞不规律检测处理之详细的一例的流程图。第25图系表根据多感测方式之〝01〞写入资料锁存处理的一例的说明图。第26图系表根据多感测方式之〝00〞写入资料锁存处理的一例的说明图。第27图系表根据多感测方式之〝10〞写入资料锁存处理的一例的说明图。第28图系表根据多感测方式之〝00〞之不规律检测资料锁存处理的一例的说明图。第29图系表根据多感测方式之〝10〞之不规律检测资料锁存处理的一例的说明图。第30图系表根据多感测方式之〝11〞干扰检测资料锁存处理的一例的说明图。第31图系表在写入动作中之写入施加偏压处理S11之最初之动作之详细内容的说明图。第32图系表在写入动作中之写入施加偏压处理S11之最后之动作之详细内容的说明图。第33图系表在VWV3查证处理中之位元线预充电动作之详细内容的说明图。第34图系表VWV3查证处理中之记忆体放电动作之详细内容的说明图。第35图系表在VWV3查证处理中之用于感测锁存之预充电动作之详细内容的说明图。第36图系表在VWV3查证处理中之感测锁存动作之详细内容的说明图。第37图系表在VWV3查证处理中之全(all)判定动作之详细内容的说明图。第38图系表上述写入资料锁存处理之动作时序(timing)的一例的时序图。第39图系表写入动作时序之一例的时序图。第40图系表写入查证之动作时序的时序图。第41图系表全判定动作时序之一例的时序图。第42图系表根据多电源方式之〝01〞写入资料锁存处理的说明图。第43图系表根据多电源方式之〝00〞写入资料锁存处理的说明图。第44图系表根据多电源方式之〝10〞写入资料锁存处理的说明图。第45图系表根据多电源方式之〝00〞不规律检测资料锁存处理之说明图。第46图系表根据多电源方式之〝10〞不规律检测资料锁存处理之说明图。第47图系表根据多电源方式之〝11〞干扰检测资料锁存处理的说明图。第48图系表根据多电源方式之〝01〞写入资料锁存处理的动作波形图。第49图系表根据多电源方式之〝00〞写入资料锁存处理的动作波形图。第50图系表根据多电源方式之〝10〞写入资料锁存处理的动作波形图。第51图系表根据多电源方式之〝00〞不规律检测资料锁存处理的动作波形图。第52图系表根据多电源方式之〝10〞不规律检测资料锁存处理的动作波形图。第53图系表根据多电源方式之〝11〞干扰检测资料锁存处理的动作波形图。第54图系表将快闪记忆体之各动作态样的各种电压条件综合表示的动作说明图。第55图系表再尝试写入功能之一例的流程图。第56图系表恢复(recovery)功能之一例的流程图。第57图系表在具有再尝试以及恢复功能之快闪记忆体中之内部动作的状态迁移图。第58图系表利用快闪记忆体之记忆卡的一例的方块图。第59图系表利用快闪记忆体之资料处理系统的一例的方块图。第60图系表再尝试以及恢复功能的概念说明图。第61图系表根据更换指令来处理之一例的流程图。第62图系表根据用来针对扇区的一部分实现资料更写的更写指令来处理之一例的流程图。第63图系表根据用来针对扇区的一部分实现资料更写的更写指令来处理之一其他例的流程图。第64图系表部分消去功能之一例的流程图。第65图系表第64图之指定扇区之资料读取动作之前半段之详细内容的说明图。第66图系表第64图之指定扇区之资料读取动作之后半段之评细内容的说明图。第67图系表在指定扇区资料读取时所使用之字元线选择位准与阈値电压分布之关系的说明图。 |
