发明名称 Semiconductor Integrated circuit and Method of Forming the same
摘要 <p>본 발명은 레퍼런스형의 입력 초단 회로의 입력특성이, 위치에 의한 전원 전압 및 GND 레벨의 시프트에 의해 마진부족이 되는 것을 방지하는 것을 목적으로 하며, 그것을 위한 수단으로서, 기준 전위 발생 회로(1)에서 발생하는 전압을 R1 내지 R8로 이루어지는 저항 분압 회로로 분압하여 기준전위 (VREFA, VREFB)를 형성한다. 레퍼런스형의 초단회로(A,B)에서는 입력 특성에 따라서 마스터 슬라이스 방식으로 선택회로(4,5)의 Al배선을 변경하여 VREFA 또는 VREFB 중 어느것인가를 선택한다. 웨이퍼 프로세스 종료후의 평가 테스트에 있어서, 입력특성의 마진이 부족한경우는 휴즈 F1 내지 F4를 차단하여 조절한다.</p>
申请公布号 KR100334335(B1) 申请公布日期 2002.04.25
申请号 KR19990015338 申请日期 1999.04.29
申请人 null, null 发明人 오하시마사유키
分类号 G11C11/413;G11C5/14;G11C11/409;G11C16/06;H01L21/822;H01L27/04;H03K5/08 主分类号 G11C11/413
代理机构 代理人
主权项
地址