发明名称 -Stable D flip flop in high speed operation
摘要 <p>본 발명은 고속동작시 타이밍 미스매치로 인한 출력의 글리치를 없애 안정적으로 동작하는 D-플립플롭을 구현하기 위한 것으로서, 이를 위한 본 발명은 D-플립플롭에 있어서, 클럭의 폴링에지에 동기시켜 플립플롭 입력신호를 받아들이는 입력부; 상기 입력부의 출력신호 제1출력노드 신호를 상기 클럭의 라이징에지에 동기시켜 출력하는 클럭동기부; 상기 제1출력노드신호를 반전하여 출력인에이블신호를 생성하는 출력제어부; 및 상기 출력인에이블신호에 응답하여 상기 클럭의 라이징에지에서 플립플롭 출력신호가 디스차지되는 것을 방지하고, 상기 클럭동기부에서 얻은 출력신호 제2출력노드 신호에 응답하여 상기 플립플롭 출력신호를 생성하는 출력부를 구비하여 이루어진다.</p>
申请公布号 KR100333664(B1) 申请公布日期 2002.04.24
申请号 KR19990025785 申请日期 1999.06.30
申请人 null, null 发明人 박창근
分类号 H03K3/0233 主分类号 H03K3/0233
代理机构 代理人
主权项
地址