| 摘要 |
<p>개시된 실시예에 따르면, 감소된 크기의 전송 버스에 의해 다수의 레지스터에 접속된 메모리 어레이를 포함한 반도체 메모리가 개시되어 있다. 데이타 처리 속도를 상당히 증가시키지 않고도 전송 버스 크기의 감소가 달성될 수 있다. 하나의 실시예(300)에 따르면, 반도체 메모리는 제1 방향으로 배열된 다수의 셀 영역(302-0 및 302-1)을 포함할 수 있다. 감지 증폭기 뱅크(304-0 내지 304-2)는 셀 영역(302-0 및 302-1)에 접속되고, 전송 버스(310-0/1)가 셀 영역(302-0 및 302-1)에 걸쳐 제1 방향으로 배치된다. 전송 버스(310-0/1)는 각 셀 영역(302-0 및 302-1)에 대응하는 스위칭 회로(312-0 및 312-1)를 포함한다. 스위칭 회로(312-0 및 312-1)는 전송 버스(310-0/1)를 다수의 전송 버스 라인부(314-0/1, 316-0/1 및 318-0/1)로 분할한다.</p> |
