发明名称 半导体装置
摘要 本发明之目的系在于提供一种半导体装置,其可既确实又高精度地测定光微影制程中的对准标记或重叠检查标记,并且,没有对标记无用的结构,在半导体装置的制造过程中,能抑制异物发生,防止产品合格率降低作为其解决手段,标记结构体100,系包含有:形成于矽基板101上的闸极氧化膜102;形成于闸极氧化膜102上的闸极配线层103;形成于闸极配线层103上的绝缘膜104;以及连接绝缘膜104、闸极配线层103、闸极氧化膜102的侧面所形成的侧壁部105。从层间绝缘膜107的上部到标记结构体100的上部,由掺杂多晶矽1131和矽化钨层1132的多晶矽化物构成了不透明的位元线层113。
申请公布号 TW480615 申请公布日期 2002.03.21
申请号 TW089109741 申请日期 2000.05.20
申请人 三菱电机股份有限公司 发明人 富田和朗;上野敦史
分类号 H01L21/304 主分类号 H01L21/304
代理机构 代理人 赖经臣 台北巿南京东路三段三四六号一一一二室
主权项 1.一种半导体装置,其包含有:半导体基板;在上述半导体基板上重叠复数个图案化层而形成的半导体元件;及用以重叠上述复数层的位置确认标记;上述半导体元件,具有:第一配线层;用以覆盖上述第一配线层的层间绝缘膜;及形成于上述层间绝缘膜上的第二配线层;上述位置确认标记,具有:选择地去掉上述层间绝缘膜后所形成的开口部;具有上述第一配线层且形成于上述开口部内的标记结构体;及沿上述标记结构体外缘而配置的上述第二配线层。2.如申请专利范围第1项之半导体装置,其中,上述第二配线层为不透明或半透明,在形成上述第二配线层之图案时,计测用以覆盖上述标记结构体的上述第二配线层之凹凸形状,以作为位置确认用标记。3.如申请专利范围第1项之半导体装置,其中,上述半导体元件包含MOS电晶体,上述第一配线层为闸极配线层,上述标记结构体,系与上述MOS电晶体的闸极结构同样的结构。4.一种半导体装置,其包含有:半导体基板;在上述半导体基板上重叠复数个图案化层而形成的半导体元件;及用以重叠上述复数层的位置确认标记;上述半导体元件,具有:第一配线层;用以覆盖上述第一配线层的第一层间绝缘膜;形成于上述第一层间绝缘膜上的第二层间绝缘膜;及至少形成于上述第二层间绝缘膜上的第二配线层;上述位置确认标记,具有选择地去掉上述第一层间绝缘膜后新形成的开口部;具有上述第一配线层且形成于上述开口部内的标记结构体;从上述第一层间绝缘膜配置到上述标记结构体,且具有对应上述标记结构体外缘之凹凸轮廓形状的上述第二层间绝缘膜;及沿上述第二层间绝缘膜外缘而配置的上述第二配线层。5.如申请专利范围第4项之半导体装置,其中,上述第二配线层为不透明或半透明,在形成上述第二配线层之图案时,计测用以构成上述位置确认标记之上述第二配线层的凹凸形状,以作为位置确认用标记。6.如申请专利范围第5项之半导体装置,其中,上述半导体元件为储存元件,包含MOS电晶体和电连接该MOS电晶体的电容器,上述第一配线层为闸极配线层,上述标记结构体,系与上述MOS电晶体的闸极结构同样的结构,上述第二配线层为上述电容器的单元板。7.一种半导体装置,其包含有:半导体基板;在上述半导体基板上重叠复数个图案化层而形成的半导体元件;用以重叠上述复数层的位置确认标记;上述半导体元件,具有:配置于上述半导体基板上的层间绝缘膜;贯穿上述层间绝缘膜达到上述半导体基板的接触孔;及至少为填埋上述接触孔而配置的第一导体膜;上述位置确认标记,具有:为贯穿上述层间绝缘膜而形成的复数个标记孔;及至少为填埋上述复数个标记孔而配置的第二导体膜。8.如申请专利范围第7项之半导体装置,其中,上述复数个标记孔的开口尺寸,系从与上述接触孔的开口尺寸相同到最大为其两倍左右。9.如申请专利范围第7项之半导体装置,其中,上述复数个标记孔,系以与上述接触孔同样的步骤所形成。10.如申请专利范围第7项之半导体装置,其中,上述半导体元件为电容器,上述第一导体膜为储存节点,上述储存节点,系以从上述接触孔突出的方式而配置,上述电容器更具有包围上述储存节点之突出部分并垂直延伸于上述层间绝缘膜的导体之第一侧壁部,上述第二导体膜,系形成与上述第一导体膜同样的导体膜之一部分,并以填埋上述复数标记孔的同时横跨于上述复数标记孔之间的方式,而形成于上述层间绝缘膜上,上述位置确认标记,系与上述第一侧壁部大致相同的结构,且更具有包围上述第二导体膜外围边缘部并垂直延伸于上述层间绝缘膜的导体之第二侧壁部。图式简单说明:图1系本发明实施形态1中说明标记部平面结构的图;图2系本发明实施形态1中说明标记部剖面结构的图;图3系本发明实施形态1中说明标记部制造步骤的图;图4系本发明实施形态1中说明标记部制造步骤的图;图5系本发明实施形态1中说明标记部制造步骤的图;图6系本发明实施形态1中说明半导体元件制造步骤的图;图7系本发明实施形态1中说明半导体元件制造步骤的图;图8系本发明实施形态1中说明半导体元件制造步骤的图;图9系本发明实施形态1中说明半导体元件制造步骤的图;图10系本发明实施形态1中说明标记部剖面结构变化实例的图;图11系本发明实施形态1中说明标记部剖面结构变化实例的图;图12系本发明实施形态2中说明标记部平面结构的图;图13系本发明实施形态2中说明标记部剖面结构的图;图14系本发明实施形态2中说明标记部制造步骤的图;图15系本发明实施形态2中说明标记部制造步骤的图;图16系本发明实施形态2中说明标记部制造步骤的图;图17系本发明实施形态3中说明标记部平面结构的图;图18系本发明实施形态3中说明标记部剖面结构的图;图19系本发明实施形态3中说明半导体元件剖面结构的图;图20系本发明实施形态3中说明标记部制造步骤的图;图21系本发明实施形态3中说明标记部制造步骤的图;图22系本发明实施形态3中说明标记部制造步骤的图;图23系本发明实施形态3中说明标记部制造步骤的图;图24系本发明实施形态4中说明标记部平面结构的图;图25系本发明实施形态4中说明标记部剖面结构的图;图26系本发明实施形态4中说明半导体元件剖面结构的图;图27系本发明实施形态4中说明标记部制造步骤的图;图28系本发明实施形态4中说明标记部制造步骤的图;图29系本发明实施形态4中说明标记部制造步骤的图;图30系本发明实施形态4中说明标记部制造步骤的图;图31系本发明实施形态5中说明标记部平面结构的图;图32系本发明实施形态5中说明标记部剖面结构的图;图33系本发明实施形态5中说明标记部制造步骤的图;图34系本发明实施形态5中说明标记部制造步骤的图;图35系本发明实施形态5中说明标记部制造步骤的图;图36系本发明实施形态6中说明标记部平面结构的图;图37系本发明实施形态6中说明标记部剖面结构的图;图38系本发明实施形态6中说明标记部制造步骤的图;图39系本发明实施形态6中说明标记部制造步骤的图;图40系本发明实施形态6中说明标记部制造步骤的图;图41用图案说明光刻工艺中步进机动作的图;图42展示曝光区大体结构的图;图43系说明以往标记部平面结构的图;图44系说明以往标记部剖面结构的图;图45系说明以往标记部平面结构的图;图46系说明以往标记部剖面结构的图;图47系说明堆叠式电容器结构的剖面图。
地址 日本