| 摘要 |
<p>본 발명은 데이터 프로세싱 장치에 관한 것이다. 프로세서 코어와 디코딩 수단과 명령 파이프라인을 구비하는 데이터 프로세싱 장치는 그 명령 파이프라인을 따라 통과하는 제2 명령세트의 Y-비트 프로그램 명령워드에 응답하여 그 디코딩 수단으로 디코딩하기 위한 대응하는 X-비트 프로그램 명령워드의 그 P비트에 그 Y-비트 프로그램 명령워드의 Q비트를 매핑하는 제1 매핑 수단을 더 포함하고, 그 프로세서 코어는 그 제1 명령세트에 의해 사용되고 일부의 그 X-비트 프로그램 명령워드 내의 레지스터 오퍼랜드로서 규정된 복수개의 레지스터를 갖고, 그 제2 명령세트는 일부의 그 Y-비트 프로그램 명령워드 내의 레지스터 오퍼랜드로서 규정된 그 레지스터의 서브세트를 사용한다.</p> |
