发明名称 3 NON-UNIFORM MEMORY ACCESSNUMA DATA PROCESSING SYSTEM THAT BUFFERS POTENTIAL THIRD NODE TRANSACTIONS TO DECREASE COMMUNICATION LATENCY
摘要 <p>본 발명의 NUMA 컴퓨터 시스템은 다중 프로세싱 노드(제1, 제2 및 제3 프로세싱 노드를 포함함)가 결합된 상호접속망을 포함한다. 상기 제1, 제2 및 제3 프로세싱 노드 각각은 적어도 하나의 프로세서와 하나의 로컬 시스템 메모리를 포함한다. 상기 NUMA 컴퓨터 시스템은 상기 상호접속망에 결합되고, 제3 프로세싱 노드가 아닌 프로세싱 노드에 의하여 개시되고 제3 프로세싱 노드가 아닌 그외의 프로세싱 노드를 목적지로 하여 상호접속망 상에서 전송되는 통신 트랜잭션들을 기억하는 트랜잭션 버퍼를 추가로 포함한다. 원래 다른 프로세싱 노드를 목적지로 하는 특정 통신 트랜잭션이 제3 프로세싱 노드에 의하여 처리되어야 한다는 결정에 응답하여, 트랜잭션 버퍼에 결합된 버퍼 컨트롤 로직은 특정 통신 트랜잭션이 상기 트랜잭션 버퍼로부터 검색되어 상기 제3 프로세싱 노드에 의해 처리되도록 한다. 일 실시예에 있어서, 상호접속망은 동보구조를 포함하고, 트랜잭션 버퍼와 버퍼 컨트롤 로직은 제3 프로세싱 노드의 일부를 형성한다.</p>
申请公布号 KR100324975(B1) 申请公布日期 2002.02.20
申请号 KR19990018121 申请日期 1999.05.19
申请人 null, null 发明人 카펜터개리데일;딘마크에드워드;글래스코데이비드브라이언;아이어캐터리차드니콜라스쥬니어
分类号 G06F15/177;G06F12/08;G06F13/38;G06F15/17 主分类号 G06F15/177
代理机构 代理人
主权项
地址