| 主权项 |
1.一种混合讯号(Mixed-Signal)积体电路制程,适用于一基底,该基底上形成有一场氧化层覆盖部份之该基底,该混合讯号积体电路制程包括:于未被场氧化层覆盖之该基底上形成一氧化层;以该氧化层为一牺牲氧化层,对该基底进行一临限电压调整植入步骤;于该氧化层与该场氧化层上形成一缓冲层;于该缓冲层上形成一复晶矽层;以该缓冲层保护该氧化层,而对该复晶矽层进行一离子植入步骤;对该复晶矽层进行一回火步骤;将该复晶矽层图案化,以于该场氧化层上形成一复晶矽下电极,其中该图案化步骤系利用一微影蚀刻技术,而以该缓冲层为一蚀刻终止层的方式来完成;去除未被该复晶矽下电极覆盖之该缓冲层与该氧化层;进行一热氧化制程,以于未被该场氧化层覆盖之该基底上形成一闸氧化层,且于该复晶矽下电极上形成一氧化薄层;于该闸氧化层上形成一闸极;以及于该氧化薄层上形成一复晶矽上电极。2.如申请专利范围第1项所述之混合讯号积体电路制根,其中该缓冲层的材质为氧化物。3.如申请专利范围第1项所述之混合讯号积体电路制程,其中该缓冲层的材质为氮化矽。4.如申请专利范围第1项所述之混合讯号积体电路制程,其中该缓冲层的厚度约为数十至数千埃。5.一种避免闸氧化层失效的方法,适用于一混合讯号积体电路制程,该避免闸氧化层失效的方法包括:提供一基底,该基底上形成有一场氧化层覆盖部份之该基底;于未被场氧化层覆盖之该基底上形成一氧化层;以该氧化层为一牺牲氧化层,对该基底进行一临限电压调整植入步骤;于该氧化层与该场氧化层上形成一介电材料层;于该介电材料层上形成一复晶矽层;以该介电材料层保护该氧化层,而对该复晶矽层进行一离子植入步骤;对该复晶矽层进行一回火步骤;将该复晶矽层图案化,以于该场氧化层上形成一复晶矽下电极,其中该图案化步骤系利用一微影蚀刻技术,而以该介电材料层为一蚀刻终止层的方式来完成;去除未被该复晶矽下电极覆盖之该介电材料层与该氧化层;以及进行一热氧化制程,以于未被该场氧化层覆盖之该基底上形成一闸氧化层。6.如申请专利范围第5项所述之避免闸氧化层失效的方法,其中该介电材料层的材质为氧化物。7.如申请专利范围第5项所述之避免闸氧化层失效的方法,其中该介电材料层的材质为氮化矽。8.如申请专利范围第5项所述之避免闸氧化层失效的方法,其中该介电材料层的厚度约为数十至数千埃。9.如申请专利范围第5项所述之避免闸氧化层失效的方法,其中该热氧化制程亦能于该复晶矽下电极上形成一氧化薄层。10.如申请专利范围第5项所述之避免闸氧化层失效的方法,更包括于该闸氧化层上形成一闸极。11.如申请专利范围第9项所述之避免闸氧化层失效的方法,更包括于该氧化薄层上形成一复晶矽上电极。12.一种提高闸氧化层良率的方法,适用于一混合讯号积体电路制程,该提高闸氧化层良率的方法包括:提供一基底,该基底上形成有一场氧化层覆盖部份之该基底;于未被场氧化层覆盖之该基底上形成一氧化层;以该氧化层为一牺牲氧化层,对该基底进行一第一离子植入步骤;于该氧化层与该场氧化层上形成一介电材料层;于该介电材料层上形成一复晶矽层;以该介电材料层保护该氧化层,而对该复晶矽层进行一第二离子植入步骤;将该复晶矽层图案化,以于该场氧化层上形成一复晶矽下电极,其中该图案化步骤系利用一微影蚀刻技术,而以该介电材料层为一蚀刻终止层的方式来完成;去除未被该复晶矽下电极覆盖之该介电材料层与该氧化层;以及进行一热氧化制程,以于未被该场氧化层覆盖之该基底上形成该闸氧化层。13.如申请专利范围第12项所述之提高闸氧化层良率的方法,其中该介电材料层的材质为氧化物。14.如申请专利范围第12项所述之提高闸氧化层良率的方法,其中该介电材料层的材质为氮化矽。15.如申请专利范围第12项所述之提高闸氧化层良率的方法,与中该介电材料层的厚度约为数十至数千埃。16.如申请专利范围第12项所述之提高闸氧化层良率的方法,其中该热氧化制程亦能于该复晶矽下电极上形成一氧化薄层。17.如申请专利范围第12项所述之提高闸氧化层良率的方法,更包括于该闸氧化层上形成一闸极。18.如申请专利范围第16项所述之提高闸氧化层良率的方法,更包括于该氧化薄层上形成一复晶矽上电极。图式简单说明:第一图A至第一图F绘示习知的一种混合讯号(Mixed-Signal)积体电路制程之流程剖面图;第二图A至第二图G绘示根据本发明,一种混合讯号积体电路制程之流程剖面图;第三图A与第三图B绘示在以本发明方法制作的积体电路晶圆上,所测得各部晶力的抗电压能力;以及第四图绘示针对几个不同批号(Lot)的混合讯号积体电路产品,进行产品良率测试的结果示意图。 |
