发明名称 具有状态读取操作之快闪记忆体装置
摘要 本发明揭露可提供表示操作状态约一状态读取操作之一快闪记忆体装置。在快闪记忆体装置中,一第一群资料输出电路耦合至第一资料输入/输出接脚,其每个资料输入/输出接脚可输出与该状态读取操作有关之一状态资料信号。一第二群资料输出电路耦合至第二资料输入/输出接脚,其每个资料输入/输出接脚可在状态读取操作期间保留。耦合至该等第一资料输入/输出接脚之其中至少一资料输入/输出接脚之一资料输出电路可产生一切换的状态资料信号,所以在一输出致能信号的第N周期上,经由至少一接脚输出的切换状态资料信号可在状态请取操作期间于该输出致能信号的一第(N-1)个周期上产生。该等第二资料输入/输出接脚之其中每一资料输入/输出接脚可在状态读取操作期间透过一对应的资料输入/输出电路而在一预定状态(例如,'1'、'0'或Hi-Z)上维持。
申请公布号 TW472263 申请公布日期 2002.01.11
申请号 TW089111678 申请日期 2000.06.15
申请人 三星电子股份有限公司 发明人 崔奇换;朴锺旻
分类号 G11C16/06 主分类号 G11C16/06
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种具有用以表示操作状态的一状态读取操作之快闪记忆体装置,其包含:一记忆体单元阵列,用以储存资料资讯;复数资料输入/输出接脚,其分成一第一群及一第二群;一第一群资料输出电路,其每个输出电路系耦合至该第一群的对应资料输入/输出接脚,其中与状态读取操作有关的状态资料信号可透过该第一群的资料输入/输出接脚而输出;及一第二群资料输出电路,其每个输出电路系耦合至该第二群的对应资料输入/输出接脚,其中该第二群的资料输入/输出接脚可在该状态读取操作期间保留,其中一资料输出电路系耦合至第一群的该等资料输入/输出接脚之其中至少一资料输入/输出接脚,可产生一切换状态资料信号,所以在一输出致能信号(OE#)的第N周期上经由至少一接脚输出的该切换状态资料信号可在状态读取操作期间输出致能信号(OE#)的第(N-1)周期上产生;及其中该第二群的该等资料输入/输出接脚之其中每一资料输入/输出接脚可在状态读取操作期间透过一对应资料输入/输出电路而在一预定状态上维持。2.如申请专利范围第1项之快闪记忆体装置,其进一步包令一输出效能缓冲器电路,用以响应该输出致能信号(OE#)而产生一第一输出致能信号(OE)及一第二输出致能信号(POE),其中该等第一及第二输出致能信号具有相同的相位。3.如申请专利范围第2项之快闪记忆体装置,其中该资料输出电路系耦合至至少一资料输入/输出接脚,其包含:一状态资料信号产生器,其可透过表示状态读取操作的一旗号(STATUS_EN)启动,用以产生一状态资料信号,如此便能以该第一输出致能信号(OE)的一高-到-低转换而切换;一多工器,用以响应该旗号(STATUS_EN)而从记忆体单元阵列的一单元资料信号与该状态资料信号选取其中任何一者;及一输出缓冲器,用以当该第二输出致能信号(POE)从一低位准转换成一高位准时,可根据多工器选取的一信号而驱动一对应资料输入/输出接脚。4.如申请专利范围第3项之快闪记忆体装置,其中该状态资料信号产生器包含:一S-R正反器,其具有3个输入(S、R、和CLK)及两输出(Q和Q#),该输入(S)系直接耦合至输出(Q#),如此功能如同一D型正反器;一第一反相器,其具有一输入耦合以接收该第一输出致能信号(OE)、及一输出耦合至该正反器的输入(CLK);一第二反相器,其具有一输入耦合以接收旗号(STATUS_EN)及一输出耦合至该正反器的输入(R):及一第三反相器,其具有一输入耦合至该正反器的输出(Q)及一输出耦合以输出该状态资料信号。5.如申请专利范围第2项之快闪记忆体装置,其中该等资料输出电路之其中每个是对应于在状态读取操作期间所保留的资料输入/输出接脚,其包含:一状态资料信号产生器,其可透过表示状态读取操作的一旗号(STATUS_EN)启动,用以产生一状态资料信号,该状态资料信号具有一逻辑高位准及一逻辑低位准之其中任何一者;一多工器,用以响应该旗号(STATUS_EN)而选取来自该记忆体单元阵列的一单元资料信号及来自该状态资料信号的状态资料信号之其中任何一者;及一输出缓冲器,用以当该第二输出致能信号(POE)从一位准转变成一高位准时,可根据透过该多工器选取的一信号而驱动一对应的资料输入/输出接脚。6.如申请专利范围第2项之快闪记忆体装置,其中对应在状态读取操作期间保留资料输入/输出接脚的该等资料输出电路之其中每一者是在一高阻抗状态维持。7.如申请专利范围第6项之快闪记忆体装置,其中对应在状态读取操作期间保留资料输入/输出接脚的该等资料输出电路之其中每一者系包含:一NOR闸,其具有一输入,用以接收该第一输出致能信号(POE)的一反向;及另一输出,用以接收一旗号(STATUS_EN)以表示该状态读取操作;一拉上电晶体,其耦合在一电源供应电压与一对应资料输入/输出接脚之间;一拉下电晶体,其耦合在该对应资料输入/输出接脚与一地电压之间;一第一驱动器,用以响应该NOR闸输出信号的一输出信号而驱动该拉上电晶体;及一第二驱动器,用以响应该NOR闸输出信号的一反向而驱动该拉下电晶体。图式简单说明:第一图是一传统快闪记忆体的方块图;第二图是一电消除与可程式记忆体单元电晶体截面图;第三图系显示导通与关闭单元电晶体的临界电压分配图;第四图系根据快闪记忆体操作的每一状态的资料输入/输出接脚値图式;第五图是在第一图所述的一输出致能缓冲器电路图;第六图是一资料输出电路的电路图,其根据一传统技艺是与在一状态读取操作期间切换的一资料输入/输出接脚有关;第七图系描述一状态读取操作时序图;第八图是一资料输出电路的电路图,其根据一传统技艺而与未在一状态读取操作期间切换的一资料输入/输出接脚有关;第九图是一资料输出电路的具体实施例,其根据本发明而与在一状态读取操作期间切换的一资料输入/输出接脚有关;第十图系描述一状态读取操作的时序图;第十一图是一资料输出电路的具体实施例,其根据本发明而与一保留的接脚有关;及第十二图是资料输出电路的另一具体实施例,其根据本发明而与一保留的接脚有关。
地址 韩国