| 摘要 |
<p>본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 캐패시터가 구비되는 층간절연막 상부에 식각장벽층을 형성한 다음, 상기 캐패시터의 플레이트전극을 노출시키며 상기 플레이트전극과 같은 높이로 활성영역, 게이트전극 및 비트라인 상측의 층간절연막을 식각하는 제1콘택홀을 형성하고 상기 제1콘택홀 측벽에 제1절연막 스페이서를 형성한 다음, 상기 플레이트전극과 층간절연막의 식각선택비 차를 이용하여 활성영역, 게이트전극 및 비트라인 상측의 층간절연막을 식각하되, 상기 비트라인이 노출될때까지 실시하여 제2콘택홀을 형성하고 상기 제2콘택홀 측벽에 제2절연막 스페이서를 형성한 다음, 상기 플레이트전극, 비트라인과 층간절연막의 식각선택비 차이를 이용하여 활성영역, 게이트전극 상측의 층간절연막을 식각하되, 상기 게이트전극이 노출될때까지 실시하여 제3콘택홀을 형성하고 상기 제3콘택홀 측벽에 제3절연막 스페이서를 형성한 다음, 상기 플레이트전극, 비트라인, 게이트전극과 층간절연막의 식각선택비 차이를 이용하여 활성영역, 활성영역 상측의 층간절연막을 식각함으로써 제4콘택홀을 형성하고 상기 제4콘택홀 측벽에 제4절연막 스페이서를 형성하는 공정으로 플레이트전극, 비트라인, 게이트전극 및 활성영역을 노출시키는 제1,2,3,4콘택홀 측벽에 각각 절연막 스페이서를 형성함으로써 절연특성이 우수한 수직 구조의 제1금속배선 콘택을 형성하는 기술이다.</p> |
