| 主权项 |
1.一种在一积体电路中形成一高阻値电阻之方法,该方法至少包含:提供一基底;在该基底上沈积一第一多晶矽层;在该第一多晶矽层上沈积一非晶矽层;将离子植入该第一多晶矽层;及蚀刻部分该非晶系层及该第一多晶矽层以形成一电阻器。2.如申请专利范围第1项之方法,其中上述之该基底至少包含:一第一导电型之一第一井区;一第二导电型之第二井区相邻于该第一井,其中该第二导电型之第二井区和该第一导电型之第一井区之导电型态相反;及一隔离区在该第一井及该第二井之间,系位于该基底上。3.如申请专利范围第2项之方法,其中上述之电阻器位于该第二井区上方。4.如申请专利范围第2项之方法,其中上述之隔离区上方更包含一电容器的一第一电极。5.如申请专利范围第4项之方法,在对该第一多晶矽层做蚀刻之前或之后,更包含下述之步骤以减少该第一电极之电阻値:覆盖一光阻层在该非晶矽层上之该电阻器区域;及离子植入于该第一多晶矽层。6.如申请专利范围第4项之方法,更包含下述步骤以形成混合讯号积体电路:在该第一电极上沈积一介电层;在该介电层上沈积一第二多晶矽层,以用来形成该电容器;及在该第一井中形成一金氧半电晶体。7.如申请专利范围第6项之方法,其中上述之介电层系从氧化矽以及氧化矽/氮化矽/氧化矽的合成层所组成的族群中选择出来。8.一种在一混合讯号积体电路中形成一高阻値电阻之方法,该方法至少包含:提供一基底,其内有一第一导电形成的一第一井、一相邻于该第一井之第二导电形式的第二井和一隔离区在该第一井及该第二井之间,形成于该基底之上,其中该第二井和该第一井的导电型态相反;沈积一第一多晶矽层在该基底上;沈积一非晶矽层在第一多晶矽层上;离子植入于部分该第一多晶矽层;及蚀刻部分该非晶矽层及该第一多晶矽层以形成一电阻器。9.如申请专利范围第8项之方法,其中上述之隔离区上方之该非晶矽层表面更包含一电容器的一第一电极。10.如申请专利范围第9项之方法,在对该第一多晶矽层做蚀刻之前或之后,更包含下述之步骤以减少该第一电极之电阻値;覆盖一光阴层在该非晶矽层上之该电阻器区域;及离子植入于该第一多晶矽层。11.如申请专利范围第9项之方法,更包含下述步骤以形成该混合讯号积体电路:在该第一电极上沈积一介电层;在该介电层上沈积一第二多晶矽层,以用来形成该电容器;及在该第一井中形成一金氧半电晶体。12.如申请专利范围第11项之方法,其中上述之介电层系从氧化矽以及氧化矽/氮化矽/氧化矽的合成层所组成的族群中选择出来。13.一种在一混合讯号积体电路中形成一高阻値电阻之方法,该方法至少包含:提供一基底,其内有一第一导电形成的第一井、一相邻于该第一井之第二导电形成的一第二井和一隔离区在该第一井及该第二井之间,形成于该基底之上,其中该第二井和该第一井的导电型态相反;沈积一第一多晶矽层在该基底上;沈积一非晶矽层在该第一多晶矽层上;离子植入于部分该第一多晶矽层;蚀刻部分该非晶矽层及该第一多晶矽层以形成一电阻器;沈积一介电层于该电极之上;沈积一第二多晶矽层于该介电层之上,以形成该电容器;及在该第一井内部及上端形成一金氧半电晶体。14.如申请专利范围第13项之方法,其中上述之第一多晶矽层做蚀刻之前或之后,更包含下述之步骤以减少该第一电极之电阻:覆盖一光阻层在该非晶矽层上之该电阻器区域;及离子植入于该第一多晶矽层。15.如申请专利范围第13项之方法,其中上述之介电层系从氧化矽以及氧化矽/氮化矽/氧化矽的合成层所组成的族群中选择出来。图式简单说明:第一图A至第一图H所描述的是以先前技术来形成混合讯号积体电路的复杂步骤。第二图为根据本发明所使用的方法,来形成混合讯号积体电路的流程图。第三图A到第三图G所描述的是利用本发明之方法,来形成混合讯号积体电路的复杂步骤。 |
