| 摘要 |
<p>출력 버퍼(9)는 NAND 회로(ND1)와, 전원 노드(Vcc)와 출력 노드(OUT) 사이에 접속된 제1 N채널 MOS 트랜지스터(NT1)와, 출력 노드(OUT)와 접지 노드(GND) 사이에 접속된 제2 N채널 트랜지스터(NT2)와, 제1 내지 제3 구동 회로(21-23)와, 지연 회로(24)를 구비한다. 제2 N채널 MOS 트랜지스터(NT2)의 게이트에는, 우선 구동 회로(22)에 의해 전원 전압(Vcc)이 공급되고, 지연 회로(24)에 의한 지연 시간 경과 후, 제3 구동 회로(23)에 의해 승압 전압(Vpp)이 공급된다. 이에 따라 출력 버퍼(9)는 링잉의 영향을 받지 않아 풀다운 특성이 향상된다.</p> |
